8V19N490是完全集成的FemtoClock?NG抖动衰减器和时钟合成器，设计为用于无线基站无线电设备板的调理和频率/相位管理的高性能时钟解决方案。该设备经过优化，可提供GSM，WCDMA，LTE和LTE-A无线板实施所需的出色的相位噪声性能。该器件支持JESD204B子类0和1时钟。
两级PLL架构同时支持抖动衰减和倍频。第一级PLL是抖动衰减器，并使用外部VCXO以获得最佳的相位噪声特性。第二级PLL锁定VCXO-PLL输出信号并合成目标频率。
该器件支持根据选定的VCO和低频同步信号（SYSREF）生成高频时钟的时钟。SYSREF信号在内部与时钟信号同步。存在延迟功能，用于实现系统参考信号和时钟信号之间的对齐和受控相位延迟，以及对齐/延迟各个输出信号。监视四个冗余输入的活动。提供了四种可选的时钟切换模式来处理时钟输入故障情况。增加了自动锁定，可单独编程的输出分频器和相位调整功能，以提高灵活性。该器件通过3线SPI接口进行配置，并在内部寄存器中以及通过锁定检测（LOCK）输出报告锁定和信号丢失状态。内部状态位的变化也可以通过nINT输出报告。8V19N490非常适合在无线基础设施，雷达/成像以及仪器/医疗应用中驱动转换器电路。
有关评估板和材料的信息，请联系在线客服代表。
特性
高性能时钟RF-PLL，支持JESD204B
针对低相位噪声进行了优化：-150dBc / Hz（800kHz偏移; 245.76MHz时钟）
集成相位噪声典型值为52fs RMS（12kHz–20MHz）
双PLL架构
具有外部VCXO的第一个PLL级用于时钟抖动衰减
具有内部FemtoClock NG PLL的第二个PLL：2949.12MHz
对于3932.16MHz，请参阅8V19N492-39
对于3686.4MHz：请参阅8V19N491-36
对于2457.6MHz：请参阅8V19N490-24 和8V19N491-24
对于1966.08MHz：请参阅8V19N490-19
六个输出通道，总共19个输出，组织如下：
四个JESD204B通道（设备时钟和SYSREF输出），带有两个，四个和六个输出
一个时钟通道，两个输出
1个VCXO输出
可配置的整数时钟分频器
支持的时钟输出频率包括：2949.12、1474.56、983.04、491.52、245.76、122.88
低功耗LVPECL / LVDS输出支持可配置的信号幅度，DC和AC耦合以及LVPECL，LVDS线路终端技术
相位延迟电路：
时钟相位延迟，具有256ps 339ps步长，范围为0至86.466ns
单个SYSREF相位延迟具有169ps的8步
具有25ps步长的附加单独SYSREF精细相位延迟
全局SYSREF信号延迟，具有256ps 339ps步长，范围为0至86.466ns
具有四个输入的冗余输入时钟架构，包括：
输入活动监控
手动和自动故障触发时钟选择模式
优先控制的时钟选择
数字保持和无中断切换
差分输入接受LVDS和LVPECL信号
SYSREF生成模式包括JESD204B的内部和外部触发模式
供电电压：3.3V
SPI和控制I / O电压：1.8V / 3.3V（可选）
包装：11 x 11毫米100-CABGA