Altera CPLDs
1993 年推出的 Altera MAX CPLD 系列广受赞誉，该系列为您提供了有史以来功耗最低、成本最低的 CPLD 。新推出的 MAX 10 FPGA 作为非易失的可编程逻辑器件，代表着一个在 FPGA 性能及集成上的重大飞跃。
MAX 10 FPGAs
革新的，非易失，单芯片，小外形封装中的最佳系统组件集成
MAX II
瞬时接通、非易失、单芯片、密度最高的CPLD解决方案
MAX V
采用了非易失体系结构的瞬时接通单芯片CPLD
Altera 的 55 nm MAX 10 FPGA 提高了外部系统组件功能的集成度，从而降低了系统级成本。与 CPLD 不同，MAX 10 FPGA 包括了全功能 FPGA 的功能，例如，数字信号处理 (DSP)、具有模数转换器 (ADC) 的模拟模块，支持温度传感器和嵌入式软核处理器，还有存储控制器和双配置闪存等。
现在您就可以简要了解 Altera 的新 MAX 10 FPGA ，还提供全套的工具、知识产权 (IP) 和解决方案 (3:10)。
MAX 10 体系结构
50,000 个逻辑单元 (LE)
500 个 I/O 管脚
非易失、瞬时接通体系结构
单芯片
封装只有 3x3 mm2
嵌入式 SRAM
DSP 模块
高性能锁相环 (PLL) 和低偏移全局时钟
外部存储器接口 (DDR3 SDRAM/DDR3L SDRAM/DDR2 SDRAM/LPDDR2)
Nios II 软核嵌入式处理器支持
3.3 V、LVDS、PCITM 和 30多个其他 I/O 标准支持
嵌入式 SAR ADCs – 12 位，1 MspsA
18 路模拟输入通道
温度传感器
单核或者双核电压供电
嵌入式闪存
双配置闪存
用户闪存
内部振荡器
低功耗特性
休眠模式，动态功耗降低了 95%
输入缓冲关断
128 位高级加密标准 (AES) 和其他设计安全特性
RoHS6 封装
Altera 提供多种硬件开发工具，帮助您以很高的效能迅速完成 FPGA 设计。当您采用 Nios II 嵌入式处理器进行设计时，您所使用的将是由 Altera 及其合作伙伴提供的可靠的软件开发工具和软件组件。Nios II 嵌入式设计套装 (EDS) 是为 Nios II 软件设计提供的全面的开发包。
同时实现了低成本、低功耗和新特性，我们的MAX V CPLD是市场上最有价值的器件。具有独特的非易失体系结构，并且是业界密度最大的CPLD，MAX V器件提供可靠的新特性，与竞争CPLD相比，总功耗降低了50%。
最有价值的CPLD
当您在设计中集成MAX V器件时，由于MAX V体系结构集成了以前的外部功能，例如，闪存、RAM、振荡器和锁相环等，因此，您将受益于很低的系统总成本。在很多情况下，与竞争CPLD相比，MAX V CPLD在单位引脚布局中提供更多的I/O和逻辑，而价格相当。该器件还使用了低成本绿色封装技术，封装大小只有20 mm2。
降低总功耗
采用MAX V CPLD，与市场上其他密度相当的CPLD相比，您将获得可靠的新特性，而功耗低50%。
延长了电池使用寿命，静态功耗低至45 uW。
只需要一路供电电压(Vcc-core)，同时也降低了材料表(BOM)成本。
采用成熟的低成本晶片制造工艺，MAX V CPLD利用了成熟的体系结构，同时实现了可靠的功能，包括：
数字PLL (DPLL)，灵活的实现了需要频率相乘或者移相的设计。
在系统编程(ISP)，帮助您在器件工作时对其编程，因此，您可以进行现场更新，对系统总体运行没有影响。
用户闪存和嵌入式闪存，为关键系统信息提供非易失存储器。
使用方便的设计软件
由Quartus II 软件10.1为MAX V CPLD提供支持。采用10.1版，您的效能得以提高，可以更快的进行仿真，更迅速的开发电路板，尽快达到时序逼近。这一版软件还提供名为Qsys的新系统级集成工具(在Quartus II订购版10.1中以beta版的形式提供)。与前一版SOPC Builder相比，Qsys性能几乎加倍，帮助您以更高的抽象级来进行设计。
Altera的MAX II 系列CPLD是有史以来功耗最低、成本最低的CPLD。MAX II CPLD基于突破性的体系结构，在所有CPLD系列中，其单位I/O引脚的功耗和成本都是最低的。随着MAX IIZ的推出，有三种型号产品都使用了同样的创新CPLD体系结构：
MAX II CPLD
MAX IIG CPLD
MAX IIZ CPLD
这一瞬时接通的非易失器件系列面向蜂窝手机设计等通用低密度逻辑应用。不但具有传统CPLD设计的低成本特性，MAX II CPLD还进一步提高了高密度产品的功耗和成本优势，这样，您可以使用MAX II CPLD来替代高功耗和高成本ASSP以及标准逻辑CPLD。
MAX II 器件系列的高级特性
MAX II CPLD支持高级功能集成，以降低系统设计成本。这一部分介绍MAX II CPLD的高级特性。
低功耗
十分之一的功耗 (和前一代3.3V MAX器件相比)
1.8V内核电压降低了功耗，提高可靠性。
CPLD业界最低的待机规范，大大延长了电池供电时间。
自动启动/停止功能，CPLD不使用时关断。
低成本体系结构
以一半的价格实现四倍的密度 (和前一代 MAX 器件相比)
通过设计，减小了管芯面积，单位I/O引脚成本在业界是最低的。
高性能
支持高达300 MHz的内部时钟频率
性能加倍(和3.3-V MAX器件相比 )
独特的特性
板上振荡器和用户闪存
不需要分立振荡器或者非易失存储器，减少了芯片数量。
实时在系统可编程能力(ISP)
器件工作时，可下载第二个设计。
降低了远程现场更新的成本
灵活的MultiVolt内核
片内电压稳压器支持3.3-V、2.5-V和1.8-V供电
减少了电源数量，简化了电路板设计。
并行闪存加载程序宏功能
提高了板上不兼容JTAG闪存的配置效率
通过MAX II 器件实现JTAG命令，简化了电路板管理。
I/O 能力
MultiVolt I/O支持和1.5-V、1.8-V、2.5-V以及3.3-V逻辑电平器件的接口
施密特触发器、可编程摆率和可编程驱动能力提高了信号完整性
使用方便的软件
Altera免费的Quartus II 网络版软件支持所有的MAX II CPLD，优化了引脚锁定适配，提高了性能。
Quartus II 软件中新的MAX+PLUS II “look-and-feel”选项增强了软件的易用性
MAX II CPLD 应用
MAX II 器件面向常见的 控制通道应用 ，包括：
上电排序
系统配置
I/O扩展
接口桥接