嗨,欢迎来到兆亿微波官方商城!
服务热线: 010-62975458  17600099251
购物车图片 购物车 ( )
全部商品分类

ADALM2000实验:硅控整流器(SCR)

2022/8/1 9:38:25
浏览次数: 21

    本实验活动的目的是检查硅控整流器(SCR)的结构和操作。SCR主要用在需要(在高电压下)控制更高功率的器件中。SCR能够开启和关断大电流,所以适合用于中高压AC电源控制应用中,例如灯光调节、稳压器和电机控制。此外,集成电路中可能无意形成SCR,当它们被触发时,可能导致电路故障,甚至出现可靠性问题和造成损坏。

    背景知识

    SCR是一种4层固态电流控制器件,具有三个端子。它们和传统二极管一样具有阳极和阴极端子,第三个为控制端子,被称为栅极。SCR是单向器件:只在一个方向传输电流,就像二极管或整流器一样。SCR只能由传输至栅极的电流触发;它兼具二极管的整流功能和晶体管的开/关控制功能;

    一般用于电源开关应用。在常闭状态下,该器件将电流限制为泄漏电流。当栅极到阴极的电流超过一定阈值时,该器件开启并传输电流。只要通过器件的电流高于保持电流,即使在消除栅极电流后,SCR仍然保持开启状态。一旦电流低于保持电流一段时间,器件就会关断。如果栅极出现脉冲,并且通过器件的电流低于闭锁电流,器件将保持关断状态。

    图1b显示SCR的4层结构,我们可以看到3个端子:一个位于外部P型层上,称为阳极A;第二个位于外部n型层上,称为阴极K;第三个位于下部NPN晶体管部分的基极, 称为栅极G。

ADALM2000实验:硅控整流器(SCR)

    图1.SCR等效电路。

    如图1c所示,SCR可以视为两个单独的晶体管。SCR等效电路由一个PNP晶体管和一个NPN晶体管组成,两个晶体管互相连接,如图1d所示。我们可以看到,每个晶体管的集电极都连接到另一个晶体管的基极,形成一个正反馈回路。

    SCR具有两种稳定状态。第一种,不导电的关断状态。在栅极端子开启的情况下,我们先假设没有电流流入NPN晶体管Q2的基极端子。如果基极电流为零,Q2的集电极电流也为零。如果Q2的集电极电流为零,那么从PNP晶体管Q1的基极流出的电流为零。如果Q1的基极电流为零,那么Q1的集电极电流应为零。这与我们的初始假设(Q2的基极电流为零)是一致的。由于Q1和Q2的集电极电流均为零(基极电流为零),我们可以得出,任何一个晶体管中的发射极电流也应为零。只要从发射极到集电极,通过Q1或Q2的任何泄漏电流非常小,这种零电流关断状态就会保持稳定。

    第二种稳定状态是导通状态。可以通过将少量电流注入栅极端子,使SCR从关断状态转换或切换至导通状态。在这个回路中执行刚刚在关断状态下的相同步骤,我们可以看到,只要向Q2提供基极电流,就会有较大的集电极电流(是基极电流的?NPN倍)开始传输。这个Q2集电极电流将变成Q1的基极电流。Q1中的这个基极电流在Q1中产生更大的集电极电流(基极电流的?PNP倍)。Q1的集电极电流回流到Q2的基极,使其基极电流进一步增大。这个电流反馈回路建立之后,初始栅极电流可以消除,而只要SCR周围的外部电路通过SCR提供电流,SCR就会保持开启状态。关断SCR的唯一方式是使电流降低至低于关键“保持”电流水平。

    关于这个正反馈回路,有一点需要注意:只要满足以下条件,SCR将会保持开启状态,并且会一直处于这种闭锁状态:

ADALM2000实验:硅控整流器(SCR)

    当SCR处于开启状态,从端子A到K在SCR两端的压降是Q1VBE和Q2VCESAT之和,与Q2VBE和Q1VCESAT之和并联。我们知道,当集电极基极结正向偏置到饱和区域,即VCE小于VBE时,BJT器件的?下降。两个晶体管的VCE会下降,直到满足正反馈增益方程,且?PNP × ?NPN等于1。

    值得注意的是,BJT晶体管的?在集电极电流较小时也较小,根据上述方程,如果泄漏电流足够小,导致在这个低泄漏电流水平下,?PNP × ?NPN小于1,那么SCR会保持在关断状态。

    ADALP2000模拟部件套件 不包含SCR,但我们可以利用分立式PNP和NPN晶体管来构建图1d所示的等效电路,以仿真SCR。

    材料

    ●   ADALM2000主动学习模块

    ●   无焊试验板

    ●   两个1 k?电阻

    ●   两个100 k?电阻

    ●   一个0.1 ?F电容

    ●   一个小信号NPN晶体管(2N3904)

    ●   一个小信号PNP晶体管(2N3906)

    说明

    在无焊试验板上构建图2所示的SCR等效电路模型。

ADALM2000实验:硅控整流器(SCR)

    图2.用于仿真SCR的电路。

    两个100 kΩ电阻R1和R2分别安装在每个晶体管各自的VBE位置,确保任何小泄漏电流不会自行触发仿真的SCR。电阻R3将来自AWG2的电压脉冲转换为触发电流。

    硬件设置

    SCR的试验板连接如图3所示。

  ADALM2000实验:硅控整流器(SCR)

    图3.用于仿真SCR的电路试验板连接。

    程序步骤

    AWG1应配置为正弦波,峰峰波幅为10 V,零偏移,频率为100 Hz。AWG2应配置为方波,峰峰波幅为800 mV,400 mV偏移,频率为 100 Hz。确保同时运行两个AWG通道。

    触发通道1上的示波器。观察示波器通道1的输入正弦波和示波器通道2上通过RL的电压,按180°至360°步长调节AWG2的相位。根据AWG2的相位设置,得出的曲线可能如下图所示。可以看到,通过RL的电压为零,SCR处于关断状态,直到AWG2发出触发脉冲,SCR一直处于开启状态,直到输入正弦波电压超过零。

ADALM2000实验:硅控整流器(SCR)

    图4.波形示例。

 ADALM2000实验:硅控整流器(SCR)

    图5.Scopy波形示例。

    当SCR处于开启状态并传输电流时,测量并报告通过SCR的压降。

    通过调节AWG2,找出可以触发SCR的最小脉冲电压(幅度)。根据此电压R3和Q2的VBE,估算最小触发电流。对结果进行说明。

    尝试给R1和R2使用更大值(1 M?)和更小值(10 k?)。最小触发电压会如何改变?

    使用0.1 ?F电容替代电阻R3。该耦合电容充当微分器,将AWG输出的方波脉冲转变为方波的上升沿和下降沿上狭窄的正负尖峰电流。这会如何影响SCR的触发时间和触发方式?

    集成电路中无意形成的寄生SCR

    我们探讨了利用SCR特性的应用。遗憾的是,集成电路中可能不希望形成SCR,如果这些SCR触发,可能会导致电路故障,甚至导致集成电路产生可靠性问题和损坏。

    闩锁

    闩锁是一种潜在破坏性情况。这种情况会触发一个寄生SCR,造成正负电源短路。如果电流不受限制,会发生电气过应力。典型的闩锁情况发生在CMOS输出器件中,两个寄生基极-发射极结之一在过压事件期间暂时正向偏置时,驱动器晶体管和井会形成4层PNPN SCR结构。SCR开启并实际上造成VDD和地之间的短路。

    由于所有这些MOS器件都位于单片芯片上,出现适当的外部激励时,寄生SCR器件可能会开启,这种情况在设计不良的CMOS电路中很常见。图6是两个晶体管的简化截面图,一个PMOS,一个NMOS;它们可以连接在一起作为逻辑门使用,或作为模拟放大器或开关使用。寄生双极晶体管负责进行闩锁,Q1(纵向PNP)和Q2(横向NPN)如图所示。

ADALM2000实验:硅控整流器(SCR)

    图6.PMOS和NMOS器件的截面图,包含寄生晶体管Q1和Q2。

    可以采用合适的设计方法减少SCR形成的几率,包括增大NMOS和PMOS器件之间的间距,以及在NWELL和PWELL之间和周围插入高掺杂区。这两种布局方法都试图将纵向PNP或横向NPN寄生双极晶体管的?降低到小于1。其中一些方法还倾向于降低RPWELL和RNWELL的电阻,从而增加开启SCR所需的最小触发电流。

    问题:

    SCR与普通整流二极管有何不同?您可以在 学子专区 论坛上找到答案。


在线留言询价
推荐阅读
  • 点击次数: 2
    2026-06-22
    数据存储器的地址范围,指的是存储器中所有可用地址的起始地址到结束地址之间的范围。换句话说,它表示了一个计算机系统或存储器模块能够访问的所有存储单元的地址集合。每个存储单元都有一个唯一的地址,CPU通过这些地址来读写数据。例如,若一个存储器的地址范围是从0x0000到0xFFFF,则它能够访问的存储单元数量为地址总数的大小,即2的16次方个单元,也就是65536个地址单元。地址范围与存储器容量的关系存储器容量通常以字节(Byte)为单位衡量,而地址范围决定了系统可以定位和访问多少个存储单元。其计算关系为:存储器容量 = 地址范围的大小 × 每个存储单元的大小其中,“地址范围的大小”是指地址的总个数,即地址最高值减去地址最低值再加1。例如,对于一个8位地址线的存储器,地址范围是0到255(共256个地址),如果每个地址单元存储1字节,那么存储器容量就是256字节。地址范围的决定因素1. 地址线的数量存储器的地址线数量决定了地址范围的大小。地址线越多,能够表示的地址越多,存储空间越大。地址线为n根时,理论最大地址范围为0到2ⁿ - 1。2. 存储器的物理设计存储器芯片的设计决定了实际可用的地址范围,有时芯片会只使用部分地址线,或通过分段管理,划分不同的地址区域以满足系统需求。3. 系统架构与地址映射操作系统和处理器体系结构会对地址空间进行管理和划分,例如内存映射、虚拟地址空间等,这也影响了有效地址范围的使用。地址范围的作用和意义1. 指导存储容量设计设计者根据系统需求确定合理的地址范围,从而配备合适容量的存储器,既避免资源浪费,也满足性能需求。2. 确定存储地址的边界地址范围清晰定义了存储器的有效访问区间,防止系统访问非法地址,提高系统的稳定性和安全性。3. 支持地址译码和访问控制通过地址范围,可以实现对不同存储模块的地址译码,避免地址冲突,实现多存储器协同工作。4. ...
  • 点击次数: 1
    2026-06-22
    随机存取存储器,即RAM,是一种能够在任意时间内随机访问任何存储单元的存储器,与顺序访问存储器不同,RAM不需要按照固定顺序读取数据。它通常用来临时存储计算机正在运行的程序和数据,属于易失性存储器,即断电后数据会丢失。随机存取存储器的主要功能1. 临时数据存储RAM为CPU提供临时的数据存储空间,用于保存目前正在执行的程序指令和相关数据。因其高速读写特点,能够快速响应CPU的访问请求,确保系统运行的流畅性。2. 支持程序执行当程序启动时,程序代码和数据会被加载进RAM中,CPU直接从RAM读取指令执行。RAM的高速访问能力显著提高了程序运行效率,相较于从外部硬盘读取数据,RAM访问速度快了数百倍甚至更多。3. 数据缓存和缓冲RAM还用于存储输入输出设备的数据缓存,协调数据传输。比如在视频播放、游戏运行等场景,RAM缓存临时数据,避免因数据传输延迟导致性能瓶颈。4. 临时工作区RAM充当计算机系统中的临时工作区,为操作系统和应用程序提供足够的空间进行数据处理和运算。它支持多任务并行处理,提高系统资源的利用效率。随机存取存储器的作用1. 提升系统性能RAM的高速读写功能直接决定了计算机和电子设备的响应速度和处理能力。RAM容量越大,系统能够同时处理的任务越多,运行速度越快。2. 支持多任务处理现代操作系统依赖于RAM对多个程序进行有效管理,实现多任务并行运行。RAM为各个程序分配独立的存储空间,确保系统稳定高效运行。3. 保障数据临时存储安全性在程序运行过程中,RAM提供一个安全、快速的存储环境,确保临时数据的快速传输和处理,保障程序执行的连续性。4. 支持系统启动和加载计算机启动时,BIOS和操作系统核心文件被加载到RAM中,准备系统工作环境。RAM的可靠性和容量影响系统启动速度和稳定性。总结来说,随机存取存储器(RAM)因其高速的数据访问能力和灵活性,成为各类电子设备中不可...
  • 点击次数: 0
    2026-06-22
    嵌入式闪存指的是集成在主控芯片或系统内的闪存存储单元,常见的类型有NOR闪存和NAND闪存。嵌入式闪存存储芯片通常与处理器紧密集成,广泛应用于微控制器(MCU)、系统单芯片(SoC)以及智能设备中,用于存储程序代码、配置数据和应用数据。嵌入式闪存存储芯片的优势1. 高度集成,节省空间嵌入式闪存直接集成到芯片内部,减少了外部存储器的需求,极大减少了系统电路板面积,满足现代电子产品对小型化、紧凑化的设计需求。这对于便携设备和空间受限的应用尤为重要。2. 低功耗设计嵌入式闪存通常优化了功耗管理,支持低功耗运行模式,适合对能耗敏感的设备,如可穿戴设备、无线传感器节点等。低功耗不仅延长了设备的电池寿命,还提升了系统的整体能源效率。3. 快速的访问速度嵌入式闪存通过与处理器的紧密耦合,提供较快的读写速度,缩短程序启动和数据访问时间,提升系统响应性能。尤其是在执行代码存储应用中,能够直接从闪存运行程序,大幅提升启动速度。4. 高可靠性和耐用性嵌入式闪存设计时注重耐久性和可靠性,具备较强的抗震动、抗干扰能力,且具备较高的擦写寿命,满足工业控制、汽车电子等严苛环境的应用需求。5. 成本效益优越集成度高的嵌入式闪存减少了外部元件数量,降低了整体硬件成本和系统复杂度。同时,生产制造过程中,由于减少了PCB设计和组件数量,降低了装配与测试费用。6. 安全性支持部分嵌入式闪存芯片集成了安全功能,如加密存储、防篡改机制、读写保护等,为安全关键应用(如金融、医疗、智能卡)提供了可靠保障。应用领域实例微控制器(MCU)系统:嵌入式闪存用于存储固件和配置数据,保障设备高效可靠运行。消费电子:智能手机、智能手表、智能家居设备中集成闪存,实现快速启动和持久存储。汽车电子:满足汽车对稳定性和安全性的高要求,支持车载娱乐系统和自动驾驶功能。工业控制:保证工业设备在复杂环境下数据的完整性和可用性。嵌入式闪存存储芯片凭...
  • 点击次数: 0
    2026-06-22
    非易失性存储器作为一种能够断电后依然保存数据的存储介质,其归属到底是内存还是外存,在实际应用和理论分类中常常引发讨论。那么,非易失性存储器属于内存还是外存?什么是非易失性存储器?非易失性存储器指的是断电后仍能保存数据的存储介质,典型代表包括闪存、固态硬盘(SSD)、只读存储器(ROM)、磁性存储器等。与之对应的是易失性存储器,如动态随机存储器(DRAM)、静态随机存储器(SRAM),它们需要持续供电才能保持数据。内存和外存的区别内存(主存):计算机中直接与CPU交互,速度快、容量相对较小,用于临时存储数据和指令的存储器,例如DRAM。内存通常是易失性的。外存(辅助存储器):用于长时间存储数据,容量大,速度较内存慢,例如硬盘、光盘和USB闪存驱动器。外存一般为非易失性。非易失性存储器的定位挑战传统上,内存强调速度和对CPU的直接访问能力,而外存强调数据的长期保存和大容量。非易失性存储器因具备持久保存数据的能力,天然具备外存的特质;但某些高速非易失性存储器随着技术进步,也开始具备内存的性能表现,模糊了内存和外存的界限。1. 作为外存的非易失性存储器最典型的是闪存和SSD,它们容量大,速度比传统机械硬盘快,广泛作为外部存储设备使用。这类非易失性存储器主要用于存储文件、操作系统和大规模数据,不能作为CPU的直接工作内存。2. 作为内存的非易失性存储器随着技术发展,出现了非易失性内存技术(如MRAM、PRAM、ReRAM等),这些存储器速度接近传统内存,且能保留数据,即使断电也不丢失。目前,这类非易失性存储器被研究和部分应用于可直接作为主存或辅助主存的角色,促进内存和存储层次结构的融合。3. 缓存级别与内存层次优化部分非易失性存储器被用于CPU缓存层或作为内存与外存之间的高速缓存桥梁,增强系统整体性能。这种应用进一步模糊了传统的内存与外存界限。总结来说,非易失性存储器的归属并非绝对,...
  • 点击次数: 1
    2026-06-22
    动态随机存储器(DRAM)作为计算机系统中重要的存储器之一,具有存储密度高、成本低等优点,但由于其存储单元采用电容器存储电荷的方式,会随着时间的推移而慢慢漏电,导致存储的数据逐渐丢失。因此,DRAM需要定期刷新以保持数据的完整性。什么是DRAM刷新?DRAM中的每个存储单元包含一个电容,用于存储一个数位的电荷。由于电容会自发放电或漏电,存储的数据位会随时间衰减。为了防止数据丢失,必须周期性地对存储单元进行“刷新”,即重新给电容充电,使其电荷恢复到正常水平,从而确保数据安全。DRAM的刷新方式分类DRAM的刷新方式主要可以分为以下几种:1. 循环刷新方式循环刷新是最常见和传统的刷新方式,控制器按照固定顺序依次对存储器中的每一行(或一部分行)进行刷新。它的特点是刷新操作均匀分布在整个存储周期中,不会集中产生刷新峰值。优点:实现简单,刷新均匀,系统负载平稳。缺点:刷新频率固定,可能导致不必要的刷新操作,降低存储器区块利用效率。2. 自刷新方式自刷新是DRAM芯片内置的一种刷新模式,当系统进入待机或休眠状态时,DRAM自身的内部电路能够自动管理刷新,独立于外部刷新请求,保持数据不丢失。优点:省去外部刷新控制逻辑,降低功耗,非常适合低功耗设计。缺点:刷新周期较长,刷新速度较慢,适合静止或低活动状态下使用。3. 按需刷新方式按需刷新方式根据实际数据访问需求进行刷新操作,只刷新当前或即将被访问的存储区域,减少不必要的刷新次数。优点:提高刷新效率,减少能耗,适合高性能和低延迟系统。缺点:实现复杂,刷新控制逻辑复杂,难以保证所有数据均能及时刷新。4. 批量刷新方式批量刷新是指DRAM在一段时间内集中完成多行的刷新工作,之后进入正常访问状态。它通常以刷新命令为单位,在限定时间内连续刷新多行存储单元。优点:刷新操作完成快,适用于系统可以短暂“冻结”访问的场景。缺点:刷新过程可能对系统正常访问造成...
热门分类
关于我们

───  公众号二维码  ───

兆亿微波商城微信公众号

兆亿微波商城www.rfz1.com是一个家一站式电子元器件采购平台,致力于为广大客户提供高质量、高性能的电子元器件产品。产品覆盖功放器件、射频开关、滤波器、混频器、功分器、耦合器、衰减器、电源芯片、电路板及射频电缆等多个领域,平台主营业务涵盖电子元器件现货销售、BOM配单及提供产品配套资料等,为客户提供一站式供应链采购服务。 

  • 品质 • 正品行货 购物无忧
  • 低价 • 普惠实价 帮您省钱
  • 速达 • 专业配送 按时按需
Copyright ©2020 - 2021 兆亿微波科技有限公司
X
1

QQ设置

    1
3

SKYPE 设置

4

阿里旺旺设置

5

电话号码管理

电话 电话 电话
010-62975458
    1
6

二维码管理

    1
返回顶部
展开