AD620 是亚德诺半导体（ADI）生产的经典低功耗仪表放大器，广泛应用于传感器信号调理、医疗电子设备等领域。这段话展示了其在压力传感器和心电图监测中的典型应用，强调了低噪声、低功耗、小尺寸等关键优势。压力测量虽然 AD620 在许多桥式应用（如称重秤）中很有用，但它特别适合于由较低电压供电的高阻抗压力传感器，其中小尺寸和低功耗变得更加重要。上图显示了一个由 5V 供电的 3kΩ 压力传感器桥。在这种电路中，该电桥仅消耗 1.7mA。添加 AD620 和缓冲分压器后，信号调理的总电源电流仅为 3.8mA。小尺寸和低成本使 AD620 对电压输出压力传感器特别有吸引力。由于它具有低噪声和低漂移，它也适用于诊断性无创血压测量等应用。医疗心电图（ECG）AD620 的低电流噪声使其可用于心电图监测仪（如下图），其中 1MΩ 或更高的高源阻抗并不罕见。AD620 的低功耗、低电源电压要求以及节省空间的 8 引脚 mini-DIP 和 SOIC 封装，使其成为电池供电数据记录器的绝佳选择。此外，AD620 的低偏置电流和低电流噪声，加上其低电压噪声，改善了动态范围以获得更好的性能。电容 C1 的值被选择用于维持右腿驱动环路的稳定性。必须为此电路添加适当的保护措施（如隔离），以保护患者免受可能的伤害。
浏览次数：
3
2026/2/6 13:26:25
内部/外部参考源AD7616 可以使用内部或外部参考源工作。该器件包含一个片内 2.5V 带隙基准。REFINOUT 引脚允许访问片内 4.096V 参考源，该参考源由内部产生的 2.5V 参考源生成，或者允许将 2.5V 外部参考源施加到AD7616。外部施加的 2.5V 参考源也会通过内部缓冲器放大到 4.096V。这个 4.096V 缓冲参考源是 SAR ADC 使用的参考源。REFSEL 引脚是一个逻辑输入引脚，允许用户在内部参考源和外部参考源之间进行选择。如果此引脚设置为逻辑高电平，则选择并使能内部参考源。如果此引脚设置为逻辑低电平，则禁用内部参考源，必须将外部参考电压施加到 REFINOUT 引脚。内部参考缓冲器始终使能。完全复位后，AD7616 根据 REFSEL 引脚在复位前选择的状态工作在相应的参考模式下。REFINOUT 引脚对于内部和外部参考源选项都需要去耦。REFINOUT 引脚和 REFINOUTGND 之间需要一个 100 nF X8R 陶瓷电容。AD7616 包含一个配置为将参考电压放大到约 4.096V 的参考缓冲器。REFCAP 和 REFGND 之间需要一个 10 μF X5R 陶瓷电容。REFINOUT 引脚可用的参考电压为 2.5V。当 AD7616 配置为外部参考模式时，REFINOUT 引脚是高阻抗输入引脚。如果要在系统其他位置应用内部参考源，必须先进行外部缓冲。
浏览次数：
8
2026/2/6 13:19:55
接地和布局容纳 AD9833 的印刷电路板（PCB）应设计为将模拟和数字部分分开，并限制在电路板的特定区域。这有助于使用可轻松分离的接地平面。对于接地平面，通常最好采用最少蚀刻技术，因为它能提供最佳的屏蔽效果。数字和模拟接地平面应仅在一点连接。如果 AD9833 是唯一需要 AGND 到 DGND 连接的器件，则接地平面应在 AD9833 的 AGND 和 DGND 引脚处连接。如果 AD9833 处于多个器件需要 AGND 到 DGND 连接的系统中，连接应在一点进行，该星形接地点应尽可能靠近 AD9833 建立。避免在器件下方布设数字线，因为这些线会将噪声耦合到芯片上。模拟接地平面应允许在 AD9833 下方延伸，以避免噪声耦合。AD9833 的电源线应使用尽可能宽的走线，以提供低阻抗路径并减少电源线上毛刺的影响。快速开关信号（如时钟）应使用数字接地进行屏蔽，以避免向电路板其他部分辐射噪声。避免数字和模拟信号的交叉。电路板相对两侧的走线应以直角相互走线。这减少了通过电路板的馈通效应。微带技术是目前最好的技术，但在双面电路板上并不总是可行。在这种技术中，电路板的元件侧专用于接地平面，信号放置在另一侧。良好的去耦很重要。AD9833 应使用 0.1 μF 陶瓷电容与 10 μF 钽电容并联进行电源旁路。为了从去耦电容获得最佳性能，应将其尽可能靠近器件放置，理想情况下直接紧贴器件。
浏览次数：
8
2026/2/6 12:00:11
串行接口AD9833 具有标准 3 线串行接口，兼容 SPI、QSPI™、MICROWIRE® 和 DSP 接口标准。数据以 16 位字的形式在串行时钟输入 SCLK 的控制下加载到器件中。该操作的时序图见下图。FSYNC 输入是一个电平触发输入，用作帧同步和芯片使能。仅当 FSYNC 为低电平时，数据才能传输到器件中。要开始串行数据传输，应将 FSYNC 拉低，同时遵守最小的 FSYNC 到 SCLK 下降沿建立时间 t₇。FSYNC 变低后，串行数据在 SCLK 的 16 个时钟周期的下降沿移入器件的输入移位寄存器。FSYNC 可在第 16 个 SCLK 下降沿之后拉高，同时遵守最小的 SCLK 下降沿到 FSYNC 上升沿时间 t₈。或者，FSYNC 可保持低电平持续多个 16 个 SCLK 脉冲，然后在数据传输结束时拉高。这样，可以在 FSYNC 保持低电平时连续加载 16 位字流；FSYNC 仅在最后一个字加载的第 16 个 SCLK 下降沿之后拉高。SCLK 可以是连续的，也可以在写操作之间空闲为高电平或低电平。在任何情况下，当 FSYNC 变低时（t₁₁），SCLK 必须为高电平。
浏览次数：
7
2026/2/6 11:53:07
电流限制和热过载保护ADP7182 通过电流限制和热过载保护电路防止因过度功耗而损坏。ADP7182 设计为当输出负载达到 -350 mA（典型值） 时限制电流。当输出负载超过 -350 mA 时，输出电压会降低以维持恒定的电流限制。器件包含热过载保护，将结温限制在最高 150°C（典型值）。在极端条件下（即高环境温度和功耗），当结温开始升至 150°C 以上时，输出关断，输出电流降为零。当结温降至 135°C 以下时，输出重新开启，输出电流恢复至其标称值。考虑 VOUT 对地硬短路的情况。起初，ADP7182 限制电流，仅允许 -350 mA 流入短路点。如果结的自热足以使其温度升至 150°C 以上，热关断将激活，关断输出并将输出电流降为零。随着结温冷却并降至 135°C 以下，输出重新开启并导通 -350 mA 流入短路点，再次导致结温升至 150°C 以上。这种在 135°C 和 150°C 之间的热振荡导致输出端出现 -350 mA 和 0 mA 之间的电流振荡，只要短路存在，这种振荡就会持续。电流和热限制保护旨在防止器件在意外过载条件下损坏。为确保可靠工作，必须外部限制器件功耗，使结温不超过 125°C。
浏览次数：
4
2026/2/6 11:44:32
Sallen-Key 滤波器AD8231 中的额外运放可用于构建二阶 Sallen-Key 滤波器。此类滤波器可在模数转换器之前去除多余噪声或执行抗混叠功能。上图图 展示了如何构建一个二阶低通巴特沃斯滤波器。元件 R1、R2、C1 和 C2 设置滤波器的频率。R3 和 R4 的比值设置滤波器的峰值。如果 R4 等于 10 kΩ，R3 应等于 5.9 kΩ 以获得最佳的二阶响应。根据 AD8231 前后的电路，可能实现三阶滤波器。如果前级具有较小的输出阻抗，可在仪表放大器之前增加一个极点（R6、R7 和 C4）。如果后级具有较高的输入阻抗，可在运放之后增加一个极点（R5 和 C3）。为补偿第三极点的额外衰减，Sallen-Key 级的峰值应更高；R3 和 R4 都应设为 10 kΩ 以获得最佳响应。注意，除了设置滤波器的峰值外，R3/R4 的比值还设置直流增益：G = 1 + R3/R4。如果需要较低的直流增益，可将 R1 替换为分压器，其中分压器的输出电阻等于所需的 R1 值。第一张图片则 显示了一个连接到 R4 和仪表放大器基准的偏置点。滤波器级围绕此偏置点放大信号。偏置点通常为电源中点，且应为低阻抗。
浏览次数：
6
2026/2/6 10:44:38
AD8231放大器架构AD8231 基于经典的 三运放拓扑结构。该拓扑有两个级：第一级：前置放大器，提供放大第二级：差分放大器，消除共模电压下图显示了 AD8231 的简化原理图。前置级由放大器 A1、放大器 A2 和数控电阻网络组成。第二级是由放大器 A3 和四个 14 kΩ 电阻组成的增益为 1 的差分放大器。A1、A2 和 A3 均为零漂移、轨到轨输入、轨到轨输出放大器。AD8231 的设计使其在温度范围内极其稳定。AD8231 使用内部薄膜电阻来设置增益。由于所有电阻都在同一芯片上，增益温度漂移性能和 CMRR 漂移性能优于使用外部电阻的拓扑所能达到的性能。AD8231 还使用自动归零拓扑来消除其所有内部放大器的失调。由于该拓扑持续校正任何失调误差，失调温度漂移几乎不存在。AD8231 还包括一个自由运算放大器。与 AD8231 中的其他放大器一样，它也是零漂移、轨到轨输入、轨到轨输出架构。
浏览次数：
4
2026/2/6 10:40:57
AD8231是一款低漂移、轨到轨仪表放大器，具有软件可编程增益1、2、4、8、16、32、64、128。可通过数字逻辑或引脚搭接进行增益编程。AD8231特别适合要求在宽温度范围内具有高精度性能的应用，如工业温度检测和数据记录等。增益设置电阻位于内部，因此对于1至32的增益，最大增益漂移仅为10 ppm/°C。因为采用自稳零输入级，所以最大输入失调为15 μV，而最大输入失调漂移仅为50 nV/°C。共模抑制比(CMRR)在G = 1时为80 dB，并随增益提高而增加，最高为110 dB。AD8231还内置一个非专用运算放大器，可以用来提供附加增益、差分信号驱动或滤波功能。与仪表放大器一样，运算放大器也具有自稳零架构、轨到轨输入和轨到轨输出。AD8231具有关断功能，可以将功耗降至最大仅1 μA。在关断模式下，两个放大器均具有高输出阻抗，因而可以轻松地将多个放大器进行多路复用，而不需要附加开关。 AD8231的额定温度范围为−40°C至+125°C扩展工业温度范围，采用4 mm × 4 mm、16引脚LFCSP封装。具备的特征： 数字/引脚可编程增益G=1、2、4、8、16、32、64或128指定范围为-40°C至+125°C50 nV/°C最大输入偏移漂移10 ppm/°C最大增益漂移出色的直流性能80 dB最小CMR，G=115 µV最大输入偏移电压500 pA最大偏置电流0.7 µV p-p噪声（0.1 Hz至10 Hz）交流性能好2.7 MHz带宽，G=11.1 V/μs转换速率轨对轨输出关机/多路复用额外运算放大器单电源范围：3 V至5 V双电源范围：±1.5 V至±2.5 V
浏览次数：
7
2026/2/6 10:37:15
设计容纳 AD7606C-18 的 PCB 时，建议遵循以下布局指南：接地平面：如果系统中多个器件需要模数地连接，使用完整的接地平面（不在模拟地和数字地之间分割）接地连接：与接地平面建立稳定连接。避免多个接地引脚共享一个连接。对每个接地引脚使用单个过孔或多个过孔连接到接地平面避免数字线下穿：避免在器件下方走数字线，因为这会将噪声耦合到芯片上。允许模拟地平面在 AD7606C-18 下方运行以避免噪声耦合屏蔽快速开关信号：用数字地屏蔽 CONVST 或时钟等快速开关信号，避免向电路板其他部分辐射噪声，并确保它们不靠近模拟信号路径避免信号交叉：避免数字和模拟信号交叉正交布线：确保电路板上相邻层的走线相互垂直，以减少贯穿电路板的馈通效应电源线设计：确保 AD7606C-18 的 AV_CC 和 V_DRIVE 引脚的电源线使用尽可能大的走线，以提供低阻抗路径并减少电源线上的毛刺效应。尽可能使用电源平面，并在 AD7606C-18 电源引脚和电路板电源走线之间建立稳定连接。对每个电源引脚使用单个过孔或多个过孔去耦电容放置：将去耦电容放置在靠近（理想情况下直接紧贴）电源引脚及其相应接地引脚的位置。将 REFIN/REFOUT 引脚和 REFCAPA 引脚及 REFCAPB 引脚的去耦电容尽可能靠近各自相应的 AD7606C-18 引脚。尽可能将这些电容放置在 AD7606C-18 器件的同一侧为了确保在包含多个AD7606C-18设备的系统中稳定的设备间性能匹配，AD7606C-118设备之间的对称布局非常重要。图 122 显示了 AD7606C-18 PCB 顶层推荐的去耦方式。图 123 显示了底层去耦，用于四个 AV_CC 引脚和 V_DRIVE 引脚的去耦。当 AV_CC 引脚的陶瓷 100 nF 电容放置在靠近各自器件引脚的位置时，引脚 37 和引脚 38 之间可以共享一个...
浏览次数：
9
2026/2/6 10:23:22
AR ADCAD7606C-18 允许 ADC 以 18 位分辨率精确采集满量程幅度的输入信号。所有八路 SAR ADC 在 CONVST 信号的上升沿同时采样各自的输入。BUSY 信号指示转换是否正在进行。因此，当 CONVST 信号的上升沿施加时，BUSY 引脚变为高电平，并在整个转换过程结束时转换为低电平。所有八个通道的转换过程结束由 BUSY 信号的下降沿指示。当 BUSY 信号边沿下降时，下一组转换的采集时间开始。BUSY 信号为高电平时，CONVST 信号的上升沿无效。BUSY 输出变为低电平后，可通过并行或串行接口从输出寄存器读取新数据。或者，如"转换期间读取"部分所述，在 BUSY 引脚为高电平时，可以读取前一次转换的数据。AD7606C-18 包含一个片内振荡器来执行转换。所有 ADC 通道的转换时间为 t_CONV（见下表）。在软件模式下，可以选择通过 CONVST 引脚施加外部时钟。提供低抖动外部时钟可提高大过采样比下的 SNR 性能。将所有未使用的模拟输入通道连接到 AGND。任何未使用通道的结果仍包含在数据读取中，因为所有通道始终被转换。
浏览次数：
5
2026/2/6 10:18:46
AD7849是一款14/16位串行输入乘法DAC数模转换器。该DAC架构可确保拥有出色的微分线性性能；在额定温度范围内，A级产品可保证14位单调性，所有其它等级产品可保证16位单调性。在上电与关断期间（当电源电压变化不定时），VOUT引脚通过一个低阻抗路径箝位在0 V。为避免此时A3的输出短路变为0 V，传输门G1也会打开。这种状况会一直持续到电源稳定下来并向DAC寄存器写入一个有效字，此时G2打开，G1闭合。通过复位输入(RST IN)控制输入，也可以从外部对两个传输门进行控制。例如，如果RST IN输入采用电池监控器芯片驱动，则在关断或掉电时，RST IN输入将变为低电平以开启G1并闭合G2。要重新使能输出，必须重新加载DAC，使RST IN变为高电平。相反地，用户也可以利用片内电压检测器输出(RST OUT)来控制系统的其它部分。AD7849具有一个多功能串行接口结构，可以通过三条线路进行控制，以便于光隔离器应用。SDOUT是片内移位寄存器的输出，能够以菊花链形式使用，对多通道系统中的器件进行编程。此功能由DCEN（菊花链使能）输入控制。BIN/COMP引脚设置DAC编码方式。当BIN/COMP设置为0时，编码方式为标准二进制；设置为1时，编码方式为二进制补码。这样，在单极性和双极性两种输出范围中，用户均可以将DAC复位为0 V。该器件提供20引脚DIP和20引脚SOIC两种封装。因此常常被应用于工业过程控制、PC模拟I/O板以及仪器仪表中。
浏览次数：
7
2026/2/6 10:11:00
输入信号耦合RF 输入（INHI）为单端输入，必须交流耦合。INLO（输入共模）必须交流耦合到地。对于 1 MHz 至 10 GHz 的输入频率，建议耦合电容为 47 nF 陶瓷 0402 封装电容。耦合电容必须安装在靠近 INHI 和 INLO 引脚的位置。耦合电容值可以增加以降低输入级的高通截止频率。高通转角由输入耦合电容和内部 10 pF 高通电容共同设置。INHI 和 INLO 上的直流电压约为 VPOS 以下一个二极管压降。虽然输入可以进行电抗匹配，但通常没有必要。一个外部 52.3 Ω 并联电阻（连接在输入耦合电容的信号侧，如下图所示）与相对较高的输入阻抗相结合，可提供足够的宽带 50 Ω 匹配。耦合时间常数 50 × C_C/2 形成一个高通转角，在 f_HP = 1/(2π × 50 × C_C) 处有 3 dB 衰减，其中 C1 = C2 = C_C。使用典型的 47 nF 值，该高通转角约为 68 kHz。在高频应用中，f_HP 必须尽可能大，以最小化不需要的低频信号的耦合。在低频应用中，出于类似原因，在输入端添加一个简单的 RC 网络形成低通滤波器。该低通滤波器网络通常必须放置在耦合电容的发生器侧，从而降低给定高通转角频率所需的电容值。
浏览次数：
5
2026/2/6 10:06:13
AD8317 是一款六级解调对数放大器，专为频率高达 10 GHz 的射频测量和功率控制应用而设计。框图如下图所示。AD8317 与 AD8318 对数检波器/控制器共享大部分设计，在 50 dB 范围内保持严格的截距可变性 vs 温度特性。相比 AD8318 的额外改进包括：RF 突发响应时间缩短至 6 ns 至 10 ns电源电流降低至 22 mA电路板空间需求仅为 2 mm × 3 mm这些特性增加了 AD8317 的低成本和高性能优势。采用专有高速 SiGe 工艺的全差分设计扩展了高频性能。INHI 接收标称 500 Ω 并联 0.7 pF 的低频阻抗信号。±1 dB 对数一致性误差的最大输入通常为 0 dBm（参考 50 Ω）。输入的噪声谱密度参考为 1.15 nV/√Hz，相当于在 10.5 GHz 带宽内电压为 118 µV rms，或噪声功率为 -66 dBm（参考 50 Ω）。该噪声谱密度设定了动态范围的下限。然而，AD8317 的低端精度通过对解调传递特性进行特殊整形来增强，以部分补偿内部噪声引起的误差。共模引脚 COMM 为印刷电路板（PCB）接地提供高质量的低阻抗连接。封装焊盘内部连接到 COMM 引脚，也必须接地到 PCB，以减少从芯片到 PCB 的热阻抗。对数函数通过六级联增益级以分段方式近似。（有关对数近似的更全面解释，请参阅 AD8307 数据手册。）每级具有标称 9 dB 的电压增益和 10.5 GHz 的 3 dB 带宽。通过精密偏置，增益在温度和电源变化范围内保持稳定。由于增益级的级联特性，总增益很高。包含一个失调补偿环路，以校正级联单元内的失调。在每个增益级的输出端，使用平方律检波器单元对信号进行整流。RF 信号电压被转换为波动的差分电流，其平均值随信号电平增加而增加。除六级增益级和检波器单元外，AD83...
浏览次数：
8
2026/2/6 10:00:37
一、定义AD8336是一款低噪声、单端、线性dB、通用型可变增益放大器，可以在较大的电源电压范围内工作。它内置一个非专用前置放大器，可用增益范围为6 dB至26 dB。VGA增益范围为0 dB至60 dB，绝对增益限制为−26 dB至+34 dB。当前置放大器增益调整为12 dB时，前置放大器与VGA的合并3 dB带宽为100 MHz，该放大器在80 MHz内完全可用。采用±5 V电源时，最大输出摆幅为7 V 峰峰值。由于采用X-AMP®架构，因此在VGA的整个增益范围内保持良好的频率响应。差分增益控制接口在−55°C至+125°C温度范围内可提供精确的50 dB/V线性dB增益调整，且可方便地与各种外部源接口。较大电源电压范围使得AD8336适合工业、医疗应用和视频电路。双电源工作支持双极性输入信号，如光电二极管或光电倍增管所产生的输入信号。完全独立的电压反馈前置放大器同时支持反相和同相增益拓扑结构。通过在6 dB与26 dB之间选择前置放大器增益，并选择适当的反馈电阻，便可以在−14 dB至+60 dB额定增益范围内使用AD8336。对于4倍标称前置放大器增益，总增益范围为−14 dB至+46 dB。二、特征低噪声电压噪声：3 nV/√Hz电流噪声：3 pA/√Hz小信号带宽：115 MHz大信号带宽：2 V p-p=80 MHz转换速率：550 V/µs，2 V p-p增益范围（指定）−14 dB至+46 dB0 dB至60 dB增益缩放：50 dB/V直流耦合单端输入和输出电源：±3 V至±12 V温度范围：-55°C至+125°CPower150 ±3 V、-55°CT+125°C时的毫瓦84 ±3 V时的mW，PWRA=3 V三、应用...
浏览次数：
2
2026/2/6 9:37:27
Microchip宣布推出MCPF1525 Power Module，这是一款高度集成的设备，配备16V Vin降压转换器，每个模块可提供25A电流，可叠加至200A。MCPF1525实现了同一机架空间内更高的功率输出，并结合了可编程的PMBus™和I2C控制。该设备旨在驱动最新一代PCIe®交换机和AI部署所需的高性能计算MPU应用。并且采用创新的垂直结构设计，最大化板面空间效率，与其他方案相比，板面面积可减少多达40%。紧凑的电源模块尺寸约为6.8毫米 x 7.65毫米 x 3.82毫米，是空间有限的AI服务器的理想解决方案。Microchip为提高可靠性，MCPF1525包含多项PMBus™报告的诊断功能，包括过热、过电流和过电压保护，以最大限度减少未检测到的故障。采用热增强封装，该器件设计用于在-40°C至+125°C的工作结温度范围内工作。 板载嵌入式EEPROM允许用户编程默认的开机配置。该MCPF1525采用定制集成电感，实现低传导和辐射噪声，提升信号完整性、数据准确性和高速计算可靠性，帮助减少浪费宝贵系统功耗和时间的重复数据传输Microchip提供多种直流-直流功率模块，输入电压范围从5.5V到70V，采用超紧凑、坚固且热增强的封装，旨在提升高功率密度。免责声明：本文为转载文章，转载此文目的在于传递更多电子元器件行业信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行删除。
浏览次数：
8
2026/2/6 9:28:29
英特尔发布全新英特尔® 至强® 600 系列工作站处理器，这是对英特尔高端工作站平台（采用英特尔® W890 芯片组）的一次全面升级。对比上一代产品：最新一代英特尔工作站处理器在多个方面均实现显著提升，包括核心数量的大幅增加、PCIe 连接性的增强、对更高内存速度的支持，以及前所未有的能效表现。产品优势全新英特尔® 至强® 600 系列工作站处理器为数据科学/AI 开发、工程模拟/可视化，以及媒体和娱乐内容创作等带来了诸多优势。与上一代处理器相比，新一代平台实现了多线程性能的显著跃升，强化了I/O 功能，进一步提升有线和无线连接性能，并为高级 AI 训练和推理工作负载提供了更广泛、高效的支持。英特尔® 至强® 600 系列工作站处理器采用 Intel 3 制程技术和 Redwood Cove+ 核心架构，产品线全系列型号的核心数量均获得提升——在相同功耗下，86 核的至强 698X 与上一代 64 核的 至强W3595X相比，多线程性能提升高达 61%¹。平台规格英特尔® 至强® 600 系列工作站处理器拥有多达 86 个内核，睿频频率高达 4.8 GHz，与上一代英特尔处理器相比，单线程性能提升高达 9%，多线程性能提升高达 61%²。在英特尔® AMX 中增加了对 FP16 数据类型的支持，显著提升 AI 训练和推理工作负载的性能——在 AI 和机器学习工作负载中，性能比上一代英特尔处理器提升高达 17%³。支持多达 128 个 CPU PCIe 5.0 通道，为多 GPU、SSD 和网卡提供强大的平台连接性，以满足用户的工作流程需求。支持多达八通道的 DDR5 RDIMM，速度高达 6400 MT/s——高于上一代平台的 4800 MT/s...
浏览次数：
5
2026/2/6 9:16:57
Vishay推出了四款新型功率电感，分别为2.0毫米×1.6毫米×1.2毫米0806和3.2毫米×2.5毫米×1.2毫米1210机箱尺寸。商用IHLL-0806AZ-1Z和IHLL-1210AB-1Z以及汽车级IHLP-0806AB-5A和IHLP-1210ABEZ-5A在11%（1210）和64%（0806）的体积中，实现了与次小竞争电感器相同的性能，同时提供更高的工作温度、更宽的电感值范围以及更低的DCR以提高效率。IHLL-0806AZ-1Z和IHLL-1210AB-1Z的端子仅在底部镀层，电感强度从0.24 μH到4.70 μH，典型DCR低至6.6 mΩ，实现更小的焊点布局，实现更紧凑的板间距。IHLP-0806AB-5A 和 IHLP-1210ABEZ-5A 的端子底部和侧面均镀有电镀，可形成焊锡圆片，增强对高机械冲击的安装强度，同时简化焊点检查。AEC-Q200 认证的器件在 +165 °C 以下提供可靠性能，比最近的复合电感高出 10 °C，典型的 DCR 最低可达 15.0 mΩ。这四款设备相比铁氧体技术性能更优，采用坚固的粉末铁体，完全封装绕组——消除气隙并磁性屏蔽，防止与附近元件的串扰——同时其软饱和曲线在整个工作温度和额定电流范围内保持稳定。该电感采用100%无铅（Pb）屏蔽复合材料结构，将杂音降至极低水平，具备高抗热冲击、防潮和机械冲击能力，能应对高瞬态电流尖峰而不饱和免责声明：本文为转载文章，转载此文目的在于传递更多电子元器件行业信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行删除。
浏览次数：
5
2026/2/6 9:08:07
容纳 AD9834 的印刷电路板（PCB）应设计为将模拟部分和数字部分分开，并限制在电路板的特定区域。这有助于使用可以轻松分离的地平面。最小蚀刻技术通常是地平面的最佳选择，因为它提供最佳屏蔽。数字地和模拟地平面应仅在一个点连接。如果 AD9834 是唯一需要 AGND 到 DGND 连接的器件，地平面应在 AD9834 的 AGND 和 DGND 引脚处连接。如果 AD9834 处于需要多个器件进行 AGND 到 DGND 连接的系统中，连接应仅在一个点进行，建立尽可能靠近 AD9834 的星形接地点。避免在器件下方走数字线，因为这些线会将噪声耦合到芯片上。模拟地平面应允许在 AD9834 下方运行以避免噪声耦合。AD9834 的电源线应使用尽可能大的走线，以提供低阻抗路径并减少电源毛刺的影响。快速开关信号（如时钟）应使用数字地进行屏蔽，以避免将噪声辐射到电路板的其他部分。避免数字和模拟信号交叉。电路板两侧的走线应相互垂直运行，以减少贯穿电路板的馈通效应。微带技术是最佳选择，但对于双面电路板并不总是可行。在这种技术中，电路板的元件侧专用于地平面，信号放置在另一侧。良好的去耦很重要。AD9834 的模拟和数字电源是独立的，并分别引出以最小化器件模拟部分和数字部分之间的耦合。所有模拟和数字电源应分别对 AGND 和 DGND 进行去耦，使用 0.1 µF 陶瓷电容与 10 µF 钽电容并联。为了达到去耦电容的最佳性能，应将它们尽可能靠近器件放置，理想情况下紧贴器件。在系统中，如果使用公共电源为 AD9834 的 AVDD 和 DVDD 供电，建议使用系统的 AVDD 电源。该电源应在 AD9834 的 AVDD 引脚和 AGND 之间具有推荐的模拟电源去耦，以及在 DVDD 引脚和 DGND 之间具有推荐的数字电源去耦电容。比较器的正常工作需要良好的布局策略...
浏览次数：
9
2026/2/5 13:32:04