HMC837LP6CE是一款功能齐全的分数N锁相环（PLL）频率合成器，带有集成压控振荡器（VCO）。该合成器由一个具有三频输出的集成低噪声VCO、一个用于低压VCO调谐的自动校准子系统、一个极低噪声数字相位检测器（PD）、一个精密控制的电荷泵、一个低噪声参考路径分频器和一个分数分频器组成。分数合成器采用先进的delta-sigma调制器设计，可实现超精细步长和低杂散产物。相位检测器（PD）采用周跳防止（CSP）技术，可实现更快的跳频时间。超低的闭合相位噪声和低杂散也允许更宽的环路带宽，以实现更快的跳频和低微音。具备的特征：•射频带宽：1025-1150、2050-2300、4100-4600 MHz•超低相位噪声-112 dBc/Hz带内典型值。•品质因数（FOM）-230 dBc/Hz•180 fs RMS抖动•24位步长，分辨率3 Hz典型值•精确频率模式•内置数字自检•40引线6x6毫米SMT封装：36平方毫米应用：•蜂窝/4G基础设施•中继器和毫微微蜂窝基站•通信测试设备•有线电视设备•相控阵应用•DDS更换•甚高数据速率无线电
浏览次数：
11
2026/5/13 14:22:44
DDC118是一个20位八进制通道、电流输入模数（A/D）转换器。它结合了电流到电压和A/D转换，因此八个低电平电流输出设备，如光电二极管，可以直接连接到其输入端并数字化。对于八个输入中的每一个，DDC118都提供了一个双开关积分器前端。这种设计允许连续电流积分：当一个积分器被板载A/D转换器数字化时，另一个积分器对输入电流进行积分。可调的满量程范围为12pC至350pC，可调的积分时间为50µs至1s，可以以出色的精度测量从fAs到µAs的电流。低电平线性度为满量程的±0.5ppm，噪声为满量程范围的5.2ppm。提供了两种操作模式。在低功耗模式下，每个信道的总功耗仅为13.5mW，最大数据速率为2.5kSPS。高速模式支持高达3.125kSPS的数据速率，每个信道的相应功耗为18mW。DDC118有一个串行接口，专为多设备系统中的菊花链而设计。只需将一个设备的输出连接到下一个设备，即可创建链。通用时钟为链中的所有设备供电，从而将多DDC118系统中的数字开销降至最低。DDC118是一款单电源设备，使用+5V模拟电源，支持+2.7V至+5.25V数字电源。DDC118在-40°C至85°C的工业温度范围内运行，采用QFN-48封装。具备的特征：直接测量八个低电平电流的单片机解决方案高精度、真正的积分功能积分线性：FSR读数的±0.01%±0.5ppm极低噪音：5.2ppm的FSR低功率：13.5mW/通道可调数据速率：高达3.125kSPS可编程满量程DAISY-CHAINABLE串行接口
浏览次数：
8
2026/5/13 14:16:11
HMC508LP5和HMC508LP5E是GaAs InGaP异质结双极晶体管（HBT）MMIC VCO。HMC508LP5和HMC508LP5E集成了谐振器、负阻器件、变容二极管，并具有半频输出功能。由于振荡器的单片结构，VCO的相位噪声性能在温度、冲击和工艺方面都非常出色。+5V电源的典型功率输出为+15 dBm。压控振荡器采用无引线QFN 5x5 mm表面安装封装，不需要外部匹配组件。具备的特征：双输出：Fo=7.3-8.2 GHzFo/2=3.65-4.1 GHz磅：+15.0 dBm相位噪声：-116 dBc/Hz@100 kHz典型值。无需外部谐振器32引脚5x5mm SMT封装：25mm²常见应用：低噪声MMIC VCO，带半频，适用于：•VSAT无线电•点对点/多点无线电•测试设备和工业控制•军事最终用途
浏览次数：
6
2026/5/13 14:07:41
AD9548时钟发生器的DPLL包含一个全数字锁相检测器。用户通过配置文件寄存器控制相位检测器的阈值灵敏度和滞后。锁相检测器的行为方式类似于桶中的水（见文末图片）。容器的总容量为4096个单位，-2048表示空，0表示50%，+2048表示满。容器还有一个保护装置，可以防止溢出。此外，容器的低水位标记为-1024，高水位标记为+1024。要改变水位，用户可以用水桶加水或用排水桶排水。用户通过配置文件寄存器中的8位填充率和排放率值指定填充和排放桶的大小。容器中的水位是锁检测器用来确定锁定和解锁条件的。只要水位低于低水位线（-1024），探测器就会指示解锁状态。相反，只要水位高于高水位线（+1024），探测器就会指示锁定状态。当水位在标记之间时，探测器只是保持其最后状态。图43以图形方式显示了这一概念，并叠加了瞬时水位（垂直）与时间（水平）的示例以及由此产生的锁定/解锁状态。在任何给定的PFD相位误差样本中，探测器要么用填充桶加水，要么用排水桶除水（一个或另一个，但不能同时使用）。是否添加或去除水的决定取决于用户指定的阈值水平。锁相阈值是存储在配置文件寄存器中的16位数字，以皮秒表示。因此，锁相阈值从0 ns扩展到±65.535 ns，表示PFD输出端的相位误差大小。锁相检测器将PFD输出端的每个相位误差样本与编程的相位阈值进行比较。如果相位误差样本的绝对值小于或等于编程的相位阈值，则检测器控制逻辑将一个填充桶倾倒到桶中。否则，它会从容器中取出一个排水桶。请注意，决定是填充还是漏极的不是相位误差样本的极性，而是其相对于相位阈值的幅度。如果进行的填充多于排水，桶中的水位最终会上升到高水位线（+1024）以上，这会导致锁相检测器指示锁定。如果排水量大于填充量，则桶中的水位最终会降至低水位线（-1024）以下，这会导致锁相检测器指示解锁。指定阈值水平、填充率和漏极率的能力使...
浏览次数：
9
2026/5/13 11:48:55
寄存器0x0A0E到寄存器0x0A10为用户提供了覆盖参考验证逻辑的能力，从而实现了一定程度的故障排除能力。八个输入引用中的每一个都有一个专用的验证逻辑块，如下图所示。输出端有效信号的状态是将特定参考定义为有效（1）或无效（0）的状态，其中包括验证时间规定的验证期（如果激活）。超控控制是图左侧的三个控制位。需要注意的主要特征是，任何时候出现故障=1，输出锁存器都会重置，这会强制有效=0（表示无效参考），而不管任何其他信号的状态如何。在默认情况下（即所有三个控制位都为0），参考监视器是验证过程的主要来源。这是因为，在默认情况下，来自参考监测器的参考故障信号与故障信号完全相等。故障信号的功能是四倍的。无论任何其他控制信号的状态如何，任何时间故障=1，则有效=0。因此，fault=1表示引用无效。每当故障信号从0转变为1（即从无故障转变为故障）时，验证计时器都会立即重置，这意味着，当它被启用时，它必须在到期前耗尽其全部计数序列。当故障=0时（即引用没有故障），允许验证计时器执行其计时序列。当故障=1时（即引用发生故障），验证计时器重置并停止。故障信号通过逆变器，将其转换为无故障信号，出现在有效锁存器的输入端。这允许有效锁存器在验证定时器到期时捕获未失效信号的状态。参考监测器旁路控制位允许绕过参考监测器产生的参考故障信号。当参考监视器旁路=1时，故障信号的状态由参考监视器超控控制位决定。当用户依赖外部参考监视器而不是驻留在设备中的内部监视器时，这很有用。用户根据外部监视器的状态对参考监视器超控位进行编程。另一方面，当ref监视器旁路=0时，ref监视器超控控制位允许用户手动测试有效锁存器和验证定时器的操作。在这种情况下，用户依赖于内部参考监测器生成的信号（参考故障），但使用参考监测器超控位来模拟故障参考。也就是说，当ref监视器覆盖=1时，则故障=1，但当ref监视器替代=0时，则...
浏览次数：
3
2026/5/13 11:35:34
每个参考输入都有一个专用的监视器，可以重复测量参考周期。AD9548使用参考周期测量值，根据寄存器映射的配置文件寄存器区域中的一组用户提供的参数来确定参考的有效性。当用户对设备进行自动配置文件分配编程时，AD9548还使用参考周期监视器为配置文件分配特定的参考。监测器通过将特定参考输入的测量周期与分配给该参考输入的配置文件寄存器中存储的参数进行比较来工作。参数包括参考期、内部公差和外部公差。50位数字以飞秒为单位定义参考周期。50位范围允许输入高达1.125秒的参考周期。但是，周期超过1秒的实际参考信号超出了设备的推荐工作范围。20位数字定义了内部和外部公差。寄存器中存储的值是公差规范的倒数。例如，50 ppm的公差规格产生的寄存器值为1/（50 ppm）=1/0.000050=20000（0x04E20）。使用两个容差值为监视器决策逻辑提供了滞后。内部公差适用于之前有故障的参考，并指定了之前有故障参考在符合无故障条件之前可以表现出的最大周期公差。外公差适用于已经无结果的参考。它指定了无故障引用在出现故障之前可以表现出的最大周期容差。为了产生决策滞后，内部公差必须小于外部公差。也就是说，有故障的引用必须满足比无故障引用必须满足的更严格的要求才能成为无故障引用。
浏览次数：
3
2026/5/13 11:30:24
NB6L14S是一款1:4差分时钟或数据接收器，可接受任意电平差分输入信号：LVPECL、CML、LVDS或HSCL。这些信号将被转换为LVDS，并将分发四个相同的时钟或数据副本，分别工作在2.0 GHz或2.5 Gb/s。因此，NB6L14S非常适合SONET、GigE、光纤通道、背板和其他时钟或数据分发应用。NB6L14S具有从GND+50 mV到VCC–50 mV的宽输入共模范围。结合输入端的50Ω内部终端电阻器，NB6L14S是将各种差分或单端时钟或数据信号转换为350 mV典型LVDS输出电平的理想选择。NB6L14S是NB6N14S的2.5 V版本，采用3 mm x 3 mm 16-QFN小型封装。NB6L14S是ECLinPS MAX™系列高性能产品中的一员。特性最大输入时钟频率2.0 GHz最大输入数据速率2.5 Gb/sRMS时钟抖动的最大值为1ps通常为10ps的数据相关抖动380 ps典型传播延迟120 ps典型的上升和下降时间单电源；VCC=2.5±5%VREF_AC参考输出
浏览次数：
10
2026/5/12 14:08:37
MAVR-000120-1411是一种砷化镓倒装芯片超突变变容二极管。该器件是在OMCVD外延晶片上使用专为高器件均匀性和极低寄生效应而设计的工艺制造的。该二极管用氮化硅完全钝化，并有一层额外的聚酰亚胺用于划痕保护。保护涂层可防止在自动或手动操作过程中损坏接合处。倒装芯片配置适用于拾取和放置插入。特性70 GHz以上可用用于线性调谐的恒定伽玛低寄生电容高Q氮化硅钝化聚酰亚胺防刮擦保护表面安装配置无铅（符合RoHS标准）提供口袋磁带和卷轴可承受500次温度循环（-65°C至+150°C），安装有96.5 Sn/3.5 Ag焊料，不会发生机械退化。可以用焊料或导电环氧树脂安装
浏览次数：
14
2026/5/12 14:02:09
AS179-92LF是一款pHEMT GaAs FET单极双掷（SPDT）开关。该器件具有低插入损耗和正电压操作的特点，直流功耗非常低。AS179-92LF采用紧凑、低成本的2.00 x 1.25毫米6针SC-70封装制造。特性IP1dB=+30 dBm，典型电压为3 VIP3=3 V时典型值为+43 dBm低插入损耗，0.9 GHz时为0.3 dB低直流功耗超微型SC-70（6针，2.00 x 1.25毫米）封装（MSL1，260°C，符合JEDEC J-STD-020）应用程序通信应用中的通用中型功率开关802.11 b/g WLAN Bluetooth®系统中的传输/接收开关AS179-92LF的包装和搬运信息必须遵守集装箱标签上关于集装箱密封件破裂后暴露于水分的说明。否则，当零件在焊接组装过程中经受高温时，可能会出现与吸湿有关的问题。AS179-92LF在260°C下的湿度灵敏度等级为1（MSL1）。它可用于铅或无铅焊接。无论是手动安装还是在生产回流焊环境中安装，都必须小心。该产品的生产数量以标准的磁带和卷轴格式发货。、其引脚配置信息如下图：
浏览次数：
9
2026/5/12 11:41:26
HMC700LP4(E)是一款SiGe BiCMOS小数N分频频率合成器。 该频率合成器内置极低噪声数字鉴频鉴相器(PFD)和精密控制电荷泵。其高性能低杂散操作如下：HMC700LP4（E）的设计是为了在集成合成器中获得最佳的相位噪声。合成器中的杂散信号可以在任何操作模式下出现，并且可以来自多个来源。一般来说，杂散可能是通过环路滤波器并直接调制VCO输入调谐端口的干扰的结果。它也可能是由于通过电源、接地或输出端口间接调制VCO的干扰造成的，或者由于滤波器的隔离不良而绕过环路滤波器。它还可以简单地添加到合成器的输出中。干扰总是存在于PFD频率和输入参考频率的倍数处。根据合成器的操作模式，杂散也可能出现在参考频率的整数倍处。如果使用分数操作模式，VCO频率与参考的最近谐波之间的差也会产生所谓的整数边界杂散。合成器必须包含数字电路来控制预分频器。电路主要在PFD频率下运行。在分数模式下有更多的电路处于活动状态，因此使用了更多的全开关CMOS，干扰的可能性更大。HMC700LP4（E）经过设计和测试，在整数或分数操作模式下具有低杂散性能。参考杂散电平通常低于-100 dBc，带内分数边界杂散通常低于积分相位噪声，在许多情况下，频率规划可以提高杂散性能。低于-100 dBc的参考杂散电平需要出色的电源板隔离、VCO与合成器数字开关的隔离、VCO负载与合成器的隔离以及晶体与VCO的隔离。典型的电路板布局、评估板和应用信息可用于低杂散操作。应用电路板中与Hittite推荐的隔离水平较低的操作可能会导致更高的杂散水平。
浏览次数：
18
2026/5/12 11:31:50
HMC767LP6CE是一款功能齐全的分数N锁相环（PLL）频率合成器，带有集成压控振荡器（VCO）。输入参考频率范围为DC至350 MHz，而分数合成器中的delta-sigma调制器设计允许超精细的步长和非常低的杂散产物。高度集成的结构在温度、冲击和工艺方面提供了优异的相位噪声性能。此外，HMC767LP6CE还提供扫频和调制功能、外部触发、双缓冲、精确频率控制、相位调制等。HMC767LP6CE采用无引线QFN 6 x 6 mm表面安装封装。特性射频带宽：8.45 GHz至9.55 GHz分数或整数模式超低相位噪声9.0 GHz；50 MHz参考。-10 kHz时为107/-102 dBc/Hz（Int/frac）-138 dBc/Hz@1 MHz（开环）品质因数（FOM）-230/-227 dBc/Hz（整数/分数）24位步长，分辨率3 Hz典型值350MHz，14位参考路径输入频率和相位调制集成扫频器触发跳频外部触发40引线6 x 6 mm SMT封装：36 mm²典型应用VSAT无线电微波点对点无线电测试设备和工业控制军事最终用途相控阵应用FMCW雷达系统其引脚配置信息如下图：
浏览次数：
6
2026/5/12 11:27:43
HMC778LP6CE是一款功能齐全的分数N锁相环（PLL）频率合成器，带有集成压控振荡器（VCO）。并且采用无引线QFN 6 x 6 mm表面安装封装。输入参考频率范围为DC至350 MHz，而分数合成器中的先进delta-sigma调制器设计允许超精细的步长和非常低的杂散产物。高度集成的结构在温度、冲击和工艺方面提供了优异的相位噪声性能。此外，HMC778LP6CE还提供扫频和调制功能、外部触发、双缓冲、精确频率控制、相位调制等。特性射频带宽：9.6 GHz至10.8 GHz分数或整数模式超低相位噪声10.2 GHz；50 MHz参考。-10 kHz时为106/-102 dBc/Hz（Int/frac）-140 dBc/Hz@1 MHZ（开环）品质因数（FOM）-230/-227 dBc/Hz（整数/分数）24位步长，分辨率3 Hz典型值350MHz，14位参考路径输入频率和相位调制集成扫频器触发跳频外部触发40引线6 x 6 mm SMT封装：36 mm²典型应用VSAT无线电微波点对点无线电测试设备和工业控制军事最终用途相控阵应用FMCW雷达系统其引脚配置信息可参考下图：
浏览次数：
19
2026/5/12 11:05:28
HMC704LP4E频率合成器采用SiGe BiCMOS工艺制造，由极低噪声数字相位检测器、VCO分频器、参考分频器和精密控制电荷泵组成。其打开模式-串行端口读取操作如下：典型的READ循环如文末图片所示。一般来说，在打开模式下，LD_SDO线在写入周期内始终处于活动状态。在任何开放模式SPI周期内，LD_SDO将包含来自“Reg 00h”[4:0]中写入的当前地址的数据。如果“Reg 00h”[4:0]没有改变，那么在打开模式循环过程中，LD_SDO上将始终显示相同的数据。如果需要从特定地址读取，则有必要在第一个SPI周期中将所需的地址写入“Reg 00h”[4:0]，然后在下一个SPI周期中，LD_SDO上将提供所需的数据。从任何随机地址读取的开放模式两周期程序示例如下：a.主设备（主机）在SCLK的前24个下降沿上将24位数据d23:d0，MSB放在SDI上，如图39所示。d23:d5应设置为零。d4:d0=下一个周期要读取的寄存器的地址。b.从属（PLL）在SCLK的前24个上升沿上对SDI上的数据进行移位c.主机将5位寄存器地址r4:r0（读取地址寄存器的地址）MSB放在SCLK的下一个5个下降沿上（23-29）。r4:r0=00000。d.从属设备在SCLK的下一个5个上升沿上移动寄存器位（23-29）。e.主站将3位码片地址a2:a0，MSB放在SCLK的下一个3个下降沿（30-32）上。RF PLL VCO的芯片地址始终为000。f.从属设备在SCLK的下一个3个上升沿上移动芯片地址位（30-32）。g.Master在SCLK的第32个上升沿后断言SEN。h.从属设备将SDI数据记录在SEN的上升沿。i.主机清除SEN以完成两部分读取周期的地址传输。j.如果我们不希望在第二个循环的同时向芯片写入数据，那么建议在循环的读回部分简单地将SDI上的相同内容重写为寄...
浏览次数：
12
2026/5/12 10:59:34
HMC704LP4E的设计是为了在集成PLL中获得最佳的相位噪声和最低的杂散含量。该分数N PLL采用SiGe BiCMOS工艺制造，由极低噪声数字相位检测器、VCO分频器、参考分频器和精密控制电荷泵组成。超低的闭合相位噪声和低杂散允许宽环路带宽，以实现更快的跳频和低微音。24位分数调制器的精确频率模式提供了生成零频率误差分数频率的能力，这是数字预失真系统的一个重要特征。串行接口提供回读功能，并与各种协议兼容。操作理论PLL由以下功能块组成：参考路径输入缓冲区和“R”分频器VCO路径输入缓冲器、RF 2分频器和多模“N”分频器Δ∑分数调制器相位检测器电荷泵主串行端口锁检测和注册控制辅助输出串行端口上电复位电路特性宽带：DC-8GHz射频输入，4 GHz 19位预分频器相位噪声和杂散：-112 dBc/Hz@8 GHz分数，50 kHz偏移品质因数-230 dBc/Hz分数模式-233 dBc/Hz整数模式100 MHz PFD高PFD速率：100 MHz24引脚4x4毫米SMT封装：16平方毫米HMC704LP4E非常适合：微波点对点无线电移动无线电基站（GSM、PCS、DCS、CDMA、WCDMA）无线局域网、WiMAX通信测试设备有线电视设备汽车
浏览次数：
11
2026/5/12 10:58:37
TSS-43ULN+是一款基于pHEMT的MMIC低噪声放大器，采用2×2 mm QFN式封装，带宽从0.5 GHz扩展到4 GHz。该模型提供19 dB的典型增益，噪声系数为0.4 dB，OIP3为+36.1 dBm。与TSS型号系列中的对应产品一样，它具有集成关闭功能，允许关闭放大器，以保护放大器免受瞬态射频功率尖峰的影响，并在不使用时节省功耗。具备的特征：典型低噪声系数。0.4分贝高增益，典型。19分贝OIP3高，典型。+36.1 dBm快速关机功能，14.4 ns单电源电压，59 mA时为+5 V2x2 mm 8引线QFN型封装
浏览次数：
7
2026/5/12 9:29:04
良好的电路板布局对于从ADP2114的每个通道获得最佳性能至关重要。不良的电路布局会降低输出纹波和调节，以及EMI和电磁兼容性性能。有关最佳布局，请参阅以下指南：使用单独的模拟和电源接地平面。将敏感模拟电路（如输出分压器组件）的接地参考连接到模拟地。此外，将电源组件的接地参考（如输入和输出电容器）连接到电源地。将两个接地平面连接到ADP2114的裸露焊盘。将每个通道的输入电容器尽可能靠近VINx引脚，并将另一端连接到最近的电源接地平面。为了获得低噪声和更好的瞬态性能，建议在VINx和VDD之间使用滤波器。在VDD引脚和VINx引脚之间放置一个1µF、10Ω的低通输入滤波器，尽可能靠近GND引脚。确保大电流回路迹线尽可能短和宽。使从CIN通过L、COUT和电源接地平面回到CIN的高电流路径尽可能短。为了实现这一点，请确保输入和输出电容器共享一个公共的电源接地平面。此外，使从PGNDx引脚通过L和COUT回到电源接地平面的高电流路径尽可能短。为此，请确保ADP2114的PGNDx引脚连接到PGND平面，尽可能靠近输入和输出电容器。将ADP2114暴露的焊盘连接到大铜平面，以最大限度地提高其功耗能力。热导率可以使用JEDEC规范JESD51-7中描述的方法获得。将反馈电阻分压器网络尽可能靠近FBx引脚，以防止噪声拾取。尽量减少将反馈电阻分压器顶部连接到输出的迹线长度，同时远离可能导致噪声拾取的高电流迹线和开关节点SWx。为了减少噪声拾取，在FBx迹线的两侧放置一个模拟接地平面，并使其尽可能小，以减少寄生电容拾取。
浏览次数：
16
2026/5/11 15:23:42
ADP2114是一款多功能同步降压开关稳压器，可满足各种客户负载点要求。两个PWM通道可以配置为在2A和2A（或3A/1A）下提供独立的输出，也可以配置为能够提供4A的单个交错输出。这两个PWM信道是180°相移的，以减少输入纹波电流并减少输入电容。ADP2114提供高效率，工作在高达2 MHz的开关频率下。在轻负载下，ADP2114可以设置为在脉冲跳过模式下运行以提高效率，或设置为强制PWM模式以减少EMI。ADP2114的设计具有优化的栅极转换速率，可减少EMI发射，使其能够实现对电源敏感的高性能信号链电路。开关频率可以设置为300 kHz、600 kHz或1.2 MHz，并且可以与外部时钟同步，从而最大限度地减少系统噪声。双向同步引脚也可配置为90°异相输出时钟，为可堆叠的多相电源解决方案提供了可能性。ADP2114的输入电压范围为2.75 V至5.5 V，它可以转换为0.8 V、1.2 V、1.5 V、1.8 V、2.5 V或3.3 V的固定输出，这些输出可以使用外部电阻器为每个通道独立设置。使用电阻分压器，还可以将输出电压设置为低至0.6 V。ADP2114在-40°C至+125°C的结温范围内工作。控制架构ADP2114由两个降压直流-直流转换器组成，通过调节内部高压侧P沟道功率MOSFET和低压侧N沟道功率MOSFETs的导通和关断占空比来提供稳定的输出电压VOUT1和VOUT2。在稳态操作中，输出电压VOUT在反馈引脚FB1（FB2）上感测，并与VISET（V2SET）引脚上的选定输出电压成比例衰减。误差放大器对反馈电压和参考电压（VREF=0.6V）之间的误差进行积分，以在COMP1（COMP2）引脚处产生误差电压。当低侧N沟道MOSFET导通时，谷电感器电流由电流感测放大器感测。内部振荡器以固定的开关频率关闭低侧N...
浏览次数：
13
2026/5/11 15:09:42
SLEEP 模式是一种降低功能的状态，当系统负载电流很小或没有，或者在充电时，可以选择使用 SLEEP 模式来降低功耗，但仍在电池包端子上提供电压以保持系统运行。初始上电时，配置位决定器件是否可以进入 SLEEP 模式。初始化后，可以使用子命令允许或禁止 SLEEP 模式。提供状态位来指示器件当前是否允许进入 SLEEP 模式，以及当前是否处于 SLEEP 模式。当 CC1 电流测量幅度低于可编程电流阈值时，系统被视为处于静置模式，如果设置允许，BQ76972 器件会自主切换到 SLEEP 模式。在 SLEEP 模式下，基于比较器的保护操作与 NORMAL 模式下相同。基于 ADC 的电流、电压和温度测量以可编程的间隔进行。所有温度保护都使用以这些时间间隔进行的 ADC 测量，因此它们将在 SLEEP 模式下以较低的速率更新。如果发生保护故障，或电流开始流动，或连接充电器，或由子命令强制执行，或者，如果 RST_SHUT 引脚有效时间小于 1 秒，BQ76972 器件将退出 SLEEP 模式。当基于电流退出时，器件将快速启用 FET（如果 CHG FET 关闭，或 DSG FET 处于源极跟随器模式），但是，标准测量回路在器件计时内出现下一个 1 秒边界时才会重新启动。因此，在器件退出 SLEEP 模式后，新数据可能有大约 1 秒钟无法使用。库仑计数器 ADC 以降低功率在速度模式下工作，以在 SLEEP 模式下监测电流。该器件会每 12ms 测量一次电流，如果电流幅度超过可编程阈值，该器件会快速切换回 NORMAL 模式。除了此检查之外，如果在每个编程间隔进行的 CC1 电流测量超过此阈值，器件将退出 SLEEP 模式。该器件会在每个编程的测量间隔监测 PACK 引脚电压和电池组顶部电压。如果 PACK 引脚电压高出电池组顶部电压的值大于可编程差值且电池组顶部电压低于可编...
浏览次数：
17
2026/5/11 15:00:20