嗨,欢迎来到兆亿微波官方商城!
服务热线: 010-82888379  13718660290
购物车图片 购物车 ( )
全部商品分类

AD9864中频数字化子系统如何使用 SYNCB 实现同步?

2026/1/23 11:24:48
浏览次数: 19

使用 SYNCB 实现同步

许多应用需要将一片或多片 AD9864 同步,使其输出数据与某一外部异步信号精确对齐。例如:

采用分集接收的系统,常要求多片 AD9864 的数字输出同步;

卫星通信 TDMA 载荷,需在突发间隔重新同步,以补偿参考频偏和多普勒效应。

SYNCB 为低电平有效信号,可清零抽取滤波器和 SSI 端口内的时钟计数器(时钟综合器计数器不复位,因默认多片 CLK 已相连)。SYNCB 同时复位调制器,产生一个大幅脉冲,该脉冲需经数字滤波与 SSI 格式电路传播后,输出数据才恢复正常。因此,SYNCB 变高后第 2 个数据样点起即可得到不受该脉冲影响的有效数据(与抽取因子无关)。

由于 SYNCB 会复位调制器,务必在完成带通 Δ-Σ ADC 调谐后的初始化阶段再使用。若需周期性、与 FS 同步的 SYNCB,建议在其上升沿之后、下一 FS 脉冲前 3 个 CLKOUT 周期处拉低 SYNCB,避免产生窄脉冲而干扰主机 DSP/FPGA。未用时须将 SYNCB 上拉至逻辑高,片内无上拉电阻。

AD9864中频数字化子系统如何使用 SYNCB 实现同步?

上图给出 SYNCB 与 CLKOUT、FS 的时序关系:

当片内时钟综合器产生 ADC 时钟时,SYNCB 为异步低有效,低电平持续时间 ≥ 1/(2×fCLK);

SYNCB 为低期间 CLKOUT 保持高,FS 保持低;

SYNCB 回到高后,CLKOUT 在 1–2 个输出时钟周期内重新有效。

若由外部提供 ADC 时钟且 SYNCB 与之为同步信号,建议 SYNCB 在 CLKIN 下降沿跳变,以保证 CLKOUT 相对于 SYNCB 上升沿的延迟一致。FS 将在若干输出时钟周期后重新出现,具体延迟由数字滤波器抽取因子和 SSIORD 设置决定;对于任意抽取因子与 SSIORD,该延迟固定且可重复。验证多片同步时,可监测各 AD9864 的 FS 信号是否对齐。


在线留言询价
推荐阅读
  • 点击次数: 4
    2026-08-24
    LT3509是一款双电流模式降压开关稳压器,每个内部电源开关都能提供700mA的输出电流。该调节器为恶劣环境中的多轨系统提供了一种紧凑而坚固的解决方案。它集成了多种保护功能,包括过压锁定和逐周期电流限制。热关机提供了额外的保护。环路补偿组件和升压二极管集成在芯片上。开关频率由单个外部电阻器设置。外部同步也是可能的。高的最大开关频率允许使用小电感器和陶瓷电容器来实现低纹波。AM频段以上的恒定频率操作避免了对无线电接收的干扰,使LT3509非常适合汽车应用。每个调节器都有一个独立的停机和软启动控制引脚。当两个转换器都断电时,公共电路进入低电流关闭状态。特性两个带内部电源开关的700mA开关稳压器3.6V至36V宽工作范围过电压锁定通过60V电源瞬态保护电路短路鲁棒性低压差电压:最大占空比95%可调300kHz至2.2MHz开关频率,可在全范围内同步使用小型电感器和陶瓷电容器集成升压二极管内部补偿热增强14引线(4mm×3mm)DFN和16引线MSOP封装应用汽车电子工业控制壁式变压器调节网络设备CPU、DSP或FPGA电源
  • 点击次数: 5
    2026-08-24
    LTC4412 控制一个外部 P 沟道 MOSFET,以造就一种用于电源切换或负载均分的近理想型二极管功能。这实现了多个电源的高效 “合路” 操作,旨在延长电池的使用寿命和减少自发热。操作原理分析当一个或两个电源接通,且CTL控制引脚低于0.35V(VIL)的输入低电压时,操作开始。如果只有主电源存在,电源选择器将从VIN引脚为LTC4412供电。放大器A1将向模拟控制器块输送与VIN和SENSE引脚中的电压差成比例的电流。当SENSE上的电压低于VIN-20mV(VFR)时,模拟控制器将指示线性栅极驱动器和电压钳块降低栅极引脚电压并打开外部P沟道MOSFET。当栅极电压达到地电位或栅极钳位电压时,50μA(IG(SINK))的动态下拉电流停止。栅极箝位电压比VIN或VSENSE中的较高值低7V(VG(ON))。当感测电压升至VIN-20mV时,LTC4412将调节栅极电压,以保持VIN和VSENSE之间的20mV差,这也是MOSFET的VDS。系统现在处于正向调节模式,负载将由主电源供电。随着负载电流的变化,GATE电压将受到控制,以保持20mV的差异。如果负载电流超过P沟道MOSFET以20mV VDS输送电流的能力,则GATE电压将箝位,MOSFET将表现为固定电阻器,正向电压将略有增加。当MOSFET在STAT引脚上时,存在开路。当施加辅助电源时,SENSE引脚将通过外部二极管被拉到高于VIN引脚的位置。电源选择器将从SENSE引脚为LTC4412供电。当SENSE电压超过VIN-20mV时,模拟控制器将指示线性栅极驱动器和电压钳块向上拉栅极电压,以关闭P沟道MOSFET。当SENSE上的电压高于VIN+20mV(VRTO)时,模拟控制器将指示线性栅极驱动器和电压钳块快速将栅极引脚电压拉到SENSE引脚电压。如果外部P沟道MOSFET尚未完全关断,此操作将快速完成关...
  • 点击次数: 5
    2026-08-24
    AD9744数模转换器的每个DAC中的互补电流输出IOUTA和IOUTB可以配置为单端或差分操作。IOUTA和IOUTB可以通过负载电阻器RLOAD转换为互补的单端电压输出VOUTA和VOUTB,如DAC传递函数部分通过方程5至方程8所述。存在于VOUTA和VOUTB之间的差分电压VDIFF也可以通过变压器或差分放大器配置转换为单端电压。AD9744的交流性能最佳,使用差动变压器耦合输出进行指定,其中IOUTA和IOUTB的电压摆动限制在±0.5 V。当AD9744配置为差分操作时,其失真和噪声性能可以得到增强。通过变压器或差分放大器的共模抑制,可以显著减少IOUTA和IOUTB的共模误差源。这些共模误差源包括偶数阶失真产物和噪声。随着重建波形的频率内容增加和/或其幅度减小,失真性能的增强变得更加显著。这是由于各种动态共模失真机制、数字馈通和噪声的一阶抵消。通过变压器执行差分到单端转换还提供了向负载提供两倍重建信号功率的能力(假设没有源端接)。由于IOUTA和IOUTB的输出电流是互补的,因此当进行差分处理时,它们会相加。正确选择的变压器将使AD9744能够为不同的负载提供所需的功率和电压水平。IOUTA和IOUTB的输出阻抗由与电流源相关的PMOS开关的等效并联组合决定,通常为100kΩ,并联5pF。由于PMOS器件的性质,它也略微取决于输出电压(即VOUTA和VOUTB)。因此,通过I-V运算放大器配置将IOUTA和/或IOUTB保持在虚拟接地,将获得最佳的直流线性。请注意,AD9744的INL/DNL规格是在IOUTA通过运算放大器保持在虚拟接地的情况下测量的。IOUTA和IOUTB也有负电压和正电压合规范围,必须遵守这些范围才能实现最佳性能。-1 V的负输出合规范围由CMOS工艺的击穿极限设定。超出此最大限制的操作可能会导致输出级故障,并影响AD9744的...
  • 点击次数: 4
    2026-08-24
    ADAU7118音频转换器支持I²S和TDM串行输出格式。最多可使用16个TDM时隙。支持16位、24位和32位的TDM时隙宽度。任何内部通道都可以通过SPT_Cx_slot位路由到任何输出插槽。默认情况下,每个通道都路由到其相同的编号插槽。例如,通道1进入插槽1,通道6进入插槽6。每个通道都可以通过其各自的SPT_Cx_DRV位设置为在插槽期间驱动或不驱动(三态高阻抗模式)。I²S模式或TDM模式的选择是通过SPT_CTRL1寄存器中的SPT_SAI_mode位(位0)进行的。SDATA引脚处于三态高阻抗模式,默认情况下数据驱动串行数据时除外。可以将两个或多个信道设置到同一TDM时隙。在这种情况下,最低的通道号获胜,并将其数据驱动到插槽中。其他通道的数据从不出现在任何地方。没有对寄存器设置进行交叉检查来防止用户这样做,但设备没有损坏,只是输出中缺少数据。SPT_CTRL1寄存器SPT_SAI_MODE位(位0)设置串行端口音频接口模式。这两种模式是立体声和TDM。这两种模式之间的主要区别在于预期的帧同步时钟的格式和时钟有效沿的极性。SPT_SAI_MODE位设置为0,SPT_LRCLK_POL位(位1,寄存器SPT_CTRL2)设置为0时,串行端口处于立体声模式,时钟极性设置为正常。在这种模式下,预计只会发送两个通道的数据。帧从帧同步的下降沿开始,预期的占空比为50%高和50%低。当时钟为低时,信道0发送其数据,一旦帧同步变高,信道0的数据就停止,信道1开始发送。使用帧同步时钟的两个边缘。如果占空比不是50/50,则结果数据中可能存在错误。在这种I²S操作模式下,ADAU7118不期望每个通道都有32位时钟转换。支持所有位时钟与帧同步比。SPT_SAI_MODE位设置为1,SPT_LRCLK_POL位设置为0,串行端口处于TDM模式,时钟极性...
  • 点击次数: 4
    2026-08-24
    ADAU7118通电并完成加电初始化后,设备已准备好接受I²S时钟。此时,设备需要16个完整的帧同步周期才能完全初始化并开始发送PDM时钟。如果在正常操作期间,位时钟或帧同步被移除,ADAU7118 PDM_CLK输出会立即停止,ADAU711 8会自动进入低功耗状态。当时钟恢复时,ADAU7118重新锁定到位时钟和帧同步信号,并相应地调整PDM_CLK输出。PDM时钟输出恢复前的时间长度为4帧±1帧,以锁定输入信号。如果时钟信号的格式发生变化,ADAU7118会在帧结束时检测到这种变化,并停止PDM时钟输出。然后,设备重新配置并恢复发送PDM时钟,无需用户干预。同样,PDM时钟输出恢复之前的时间长度通常需要4帧±1帧才能锁定到输入信号。ADAU7118要求BCLK速率至少为帧同步(FSYNC)采样率的64倍。还支持128×、192×、256×、384×和512×FSYNC速率的BCLK速率。ADAU7118自动检测BCLK和FSYNC之间的比率,并默认以64倍FSYNC速率生成PDM时钟输出。如果在寄存器0x05 DEC_RATIO_CLK_MAP中选择了较低的抽取比,则PDM输出时钟速率与DEC_RATIO位设置相对应。最小采样率为4kHz,最大采样率为192kHz。PDM时钟范围为256 kHz至6.144 MHz。在内部,所有处理都是以PDM_CLK速率完成的。两个PDM时钟输出PDM_LK0和PDM_LK1是同一时钟的单独缓冲输出。然而,输入的PDM数据是使用实际时钟引脚处存在的信号计时的,而不是使用输出到引脚的内部时钟计时的。这样做的原因是允许时钟上升时间以与PDM数据信号类似的方式被外部电容减慢。建议将输入的PDM数据与实际连接到PDM麦克风的时钟输出相关联。DEC_RATIO_C...
热门分类
关于我们

───  公众号二维码  ───

兆亿微波商城微信公众号

兆亿微波商城www.rfz1.com是一个家一站式电子元器件采购平台,致力于为广大客户提供高质量、高性能的电子元器件产品。产品覆盖功放器件、射频开关、滤波器、混频器、功分器、耦合器、衰减器、电源芯片、电路板及射频电缆等多个领域,平台主营业务涵盖电子元器件现货销售、BOM配单及提供产品配套资料等,为客户提供一站式供应链采购服务。 

  • 品质 • 正品行货 购物无忧
  • 低价 • 普惠实价 帮您省钱
  • 速达 • 专业配送 按时按需
Copyright ©2020 - 2021 兆亿微波科技有限公司
X
1

QQ设置

    1
3

SKYPE 设置

4

阿里旺旺设置

5

电话号码管理

电话 电话 电话
010-82888379
    1
6

二维码管理

    1
返回顶部
展开