ADRF5020是一款通用型单刀双掷(SPDT)开关，采用硅工艺制造。它采用3 mm × 3 mm、20引脚基板栅格阵列(LGA)封装，在100 MHz至30 GHz频率范围内提供高隔离度和低插入损耗。其工作原理主要如下：
工作原理
ADRF5020电子元器件需要在VDD引脚施加正电源电压，在VSS引脚施加负电源电压。建议在电源线上使用旁路电容器以最小化射频耦合。
ADRF5020在射频公共端口（RFC）和射频投掷端口（RF1和RF2）内部匹配到50 Ω；因此，不需要外部匹配组件。所有射频端口都直流耦合到0 V，当射频线电位等于0 V时，射频端口不需要直流阻断。该设计是双向的；射频输入信号可以应用于RFC端口，而射频投掷端口（RF1或RF2）作为输出，反之亦然。
ADRF5020包含一个驱动器来执行内部逻辑功能，并为用户提供简化的控制接口优势。该驱动器具有两个数字控制输入引脚，CTRL和EN。
当EN引脚为低电平时，RF1到RFC路径处于插入损耗状态，而RF2到RFC路径处于隔离状态，或者反之，取决于应用于CTRL引脚的逻辑电平。插入损耗路径（例如，RF1到RFC）在其投掷端口（例如，RF1）和公共端口（RFC）之间同样良好地传导射频信号。隔离路径（例如，RF2到RFC）在其插入损耗路径和其投掷端口（例如，RF2）之间提供高损耗，终止于内部50 Ω电阻器。
当EN引脚为高电平时，无论CTRL的逻辑状态如何，RF1到RFC路径和RF2到RFC路径都处于隔离状态。RF1和RF2端口终止于内部50 Ω电阻器，RFC变为开路反射。
理想的加电顺序如下：
将EPAD和GND引脚连接到接地参考。
给VDD和VSS供电。在给VDD供电后给VSS供电可以避免在上升过程中VDD上的电流瞬变。
应用数字控制输入CTRL和EN。在VDD供电之前应用数字控制输入可能会无意中正向偏置并损坏内部ESD保护结构。在这种情况下，可以使用串联1.5 kΩ电阻器来限制流入控制引脚的电流。如果在VDD供电后控制引脚未驱动到有效的逻辑状态（例如，控制器输出处于高阻抗状态），建议使用上拉/下拉电阻器。
应用射频输入信号。
理想的断电顺序是加电顺序的反序。