HMC704LP4E的设计是为了在集成PLL中获得最佳的相位噪声和最低的杂散含量。
该分数N PLL采用SiGe BiCMOS工艺制造,由极低噪声数字相位检测器、VCO分频器、参考分频器和精密控制电荷泵组成。
超低的闭合相位噪声和低杂散允许宽环路带宽,以实现更快的跳频和低微音。
24位分数调制器的精确频率模式提供了生成零频率误差分数频率的能力,这是数字预失真系统的一个重要特征。

串行接口提供回读功能,并与各种协议兼容。
操作理论
PLL由以下功能块组成:
参考路径输入缓冲区和“R”分频器
VCO路径输入缓冲器、RF 2分频器和多模“N”分频器
Δ∑分数调制器
相位检测器
电荷泵
主串行端口
锁检测和注册控制
辅助输出串行端口
上电复位电路
特性
宽带:DC-8GHz射频输入,
4 GHz 19位预分频器
相位噪声和杂散:
-112 dBc/Hz@8 GHz分数,50 kHz偏移
品质因数
-230 dBc/Hz分数模式
-233 dBc/Hz整数模式100 MHz PFD
高PFD速率:100 MHz
24引脚4x4毫米SMT封装:16平方毫米
HMC704LP4E非常适合:
微波点对点无线电
移动无线电基站(GSM、PCS、DCS、CDMA、WCDMA)
无线局域网、WiMAX
通信测试设备
有线电视设备
汽车