PL133-37是一种扇出缓冲器设计,适用于高性能、低功耗、小尺寸应用。PL133-37接受1MHz至150MHz的参考时钟输入,并产生三个相同频率的反相输出。参考时钟输入可以是LVCMOS或正弦波信号(输入是内部交流耦合的)。

PL133-37采用3毫米x 3毫米6引脚SOT23的小型封装,提供了任何同类IC中最佳的相位噪声、抖动性能和最低功耗。

特性
3个LVCMOS反相输出
12mA输出驱动强度
输入/输出频率:
参考时钟:1 MHz至150 MHz
支持LVCMOS或正弦波输入时钟
极低抖动和相位噪声
低电流消耗
单个1.8V、2.5V或3.3V±10%电源
工作温度范围
0°C至+70°C(商用)
-40°C至+85°C(工业)
采用符合RoHS标准的6引脚SOT23绿色封装
PL133-37的布局建议
以下指南旨在帮助您进行性能优化的PCB设计。
信号完整性和终止注意事项
保持痕迹简短。
迹线=电感器。对于电容性负载,这相当于振铃。
长轨迹=传输线。如果没有适当的终止,这将导致看起来像振铃的反射。
将长迹线设计为具有特定阻抗的带状线或微带线。
在一侧匹配轨迹,以避免反射来回反弹。
解耦和电源注意事项
将去耦电容器尽可能靠近VDD引脚,以限制电源的噪声。
多个VDD引脚应单独解耦以获得最佳性能。
添加与VDD串联的铁氧体磁珠有助于防止其他板源的噪声。
去耦电容器的值与频率有关。使用的典型值为0.1μF。