ADF4350具有一个集成电压控制振荡器(VCO)，其基波输出频率范围为2200 MHz至4400 MHz。此外，利用1/2/4/8/16分频电路，用户可以产生低至137.5 MHz的RF输出频率。对于要求隔离的应用，RF输出级可以实现静音。静音功能既可以通过引脚控制，也可以通过软件控制。同时提供辅助RF输出，且不用时可以关断。
减少循环打滑，缩短锁止时间
如低噪声和低杂散模式部分所述，ADF4350包含许多功能，可以优化噪声性能。然而，在快速锁定应用中，环路带宽通常需要很宽，因此，滤波器对杂散的衰减不大。如果启用了循环滑差减少功能，则可以保持窄环路带宽以进行杂散衰减，但仍然可以实现更快的锁定时间。
周波脱落
当环路带宽与PFD频率相比较窄时，整数N/分数N合成器会出现周跳。PFD输入端的相位误差累积得太快，PLL无法纠正，电荷泵暂时向错误的方向泵浦。这大大减慢了锁定时间。ADF4350包含一个循环滑动减少功能，可扩展PFD的线性范围，在不修改环路滤波器电路的情况下实现更快的锁定时间。
当电路检测到循环滑差即将发生时，它会打开一个额外的电荷泵电流单元。这将向环路滤波器输出恒定电流，或从环路滤波器中去除恒定电流（取决于VCO调谐电压是需要增加还是减少以获取新频率）。其效果是PFD的线性范围增加。回路稳定性得以保持，因为电流是恒定的，而不是脉冲电流。
如果相位误差再次增加到可能发生另一个周期滑动的点，ADF4350将开启另一个电荷泵单元。这会持续到ADF4350检测到VCO频率已经超过所需频率为止。逐一关闭额外的电荷泵单元，直到所有额外的电荷泵浦单元都被禁用，频率与原始环路滤波器带宽保持一致。
最多可以打开七个额外的电荷泵单元。在大多数应用中，这足以完全消除周期滑动，从而提供更快的锁定时间。
将寄存器3中的位DB18设置为1可以减少周跳。请注意，PFD需要45%至55%的占空比才能使CSR正常运行。如果REFIN频率没有合适的占空比，则RDIV2模式可确保PFD的输入具有50%的占空因数。