MC100EP195是一种可编程延迟芯片（PDC），主要用于时钟去偏和定时调整。它提供了差分NECL/PECL输入转换的可变延迟。
延迟部分由一个可编程的门和多路复用器矩阵组成，如下图的逻辑图所示。
EP195的延迟增量具有约10ps的数字可选分辨率和高达10.2ns的净范围。所需的延迟由10个数据选择输入D[9:0]值选择，并由LEN（引脚10）控制。LEN上的低电平允许通过D[9:0]实现实时延迟值的透明LOAD模式。LEN上的LOW到HIGH转换将锁定并保持当前值，以防止D[10:0]的任何后续变化。
因为EP195是使用多路复用器链设计的，所以它具有2.2ns的固定最小延迟。额外的引脚D10用于控制引脚14和15，CASCADE和CASCADE，也由LEN锁存，级联多个PDC以增加可编程范围。级联逻辑允许完全控制多个PDC。将设备从具有SETMAX LOW的D[0:9]上的所有“1”状态切换到具有SETMAX HIGH的D[0:8]上的全部“0”状态将增加相当于“D0”的延迟，即最小增量。
选择输入引脚D[10:0]可以通过LVCMOS、ECL或LVTTL电平信号的VEF（引脚7）和VCF（引脚8）之间的互连组合进行阈值控制。对于LVCMOS输入电平，保持VCF和VEF打开。对于ECL操作，短VCF和VEF（引脚7和8）。对于LVTTL电平操作，将1.5 V电源参考连接到VCF，并保持VEF引脚打开。通过在3.3 V电源的VCF和VEE之间放置一个2.2 kΩ的电阻器，可以实现VCF引脚的1.5 V参考电压。
VBB引脚是一种内部生成的电压源，仅适用于此设备。对于单端输入条件，未使用的差分输入连接到VBB作为开关参考电压。VBB还可以对AC耦合输入进行再偏置。使用时，通过0.01μF电容器将VBB和VCC去耦，并将电流源或吸收限制在0.5mA。不使用时，VBB应保持打开状态。
100系列包含温度补偿。
•典型最大输入时钟频率>1.2 GHz
•可编程范围：0 ns至10 ns
•延迟范围：2.2 ns至12.2 ns
•10 ps增量
•PECL模式工作范围：
VCC=3.0V至3.6V，VEE=0 V
•NECL模式工作范围：
VCC=0 V，VEE=−3.0 V至−3.6 V
•打开输入默认状态
•安全夹式输入
•EN引脚上的逻辑高电平将迫使Q变为逻辑低电平
•D[10:0]可以接受ECL、LVCMOS或LVTTL输入
•VBB输出参考电压
•这些是无铅设备