ADCLK948是一款超快时钟扇出缓冲器，采用ADI公司专有的XFCB3硅-锗（SiGe）双极性工艺制造，设计用于要求低抖动的高速应用。
PCB布局注意事项
ADCLK948缓冲器专为超高速应用而设计。因此，必须使用高速设计技术来实现指定的性能。作为多层板的一部分，将低阻抗电源平面用于负电源（VEE）和正电源（VCC）平面至关重要。为开关电流提供最低电感返回路径可确保目标应用中的最佳性能。
以下对GND平面的引用假设VEE电源平面接地以进行LVPECL操作。注意，对于ECL操作，VCC电源平面成为接地平面。
充分绕过输入和输出电源也很重要。将1µF电解旁路电容器放置在每个VCC电源引脚到GND平面的几英寸内。此外，将多个高质量的0.001µF旁路电容器尽可能靠近每个VCC电源引脚，并用冗余通孔将电容器连接到GND平面。仔细选择高频旁路电容器，以获得最小电感和ESR。为了提高高频旁路的有效性，请尽量减少寄生布局电感。此外，避免输入和输出传输线上的不连续性，因为这会影响抖动性能。
在50Ω的环境中，输入和输出匹配对性能有重大影响。缓冲器为CLKx和CLKx输入提供内部50Ω终端电阻器。通常，返回侧连接到提供的参考引脚。使用陶瓷电容器小心地绕过终端电势，以防止由于终端返回路径中的寄生电感导致的输入信号上的不期望的畸变。如果输入端直流耦合到电源，请注意确保引脚在额定输入差模和共模范围内。
如果返回是浮动的，则设备具有100Ω的交叉端接，但电源必须控制共模电压并提供输入偏置电流。
输入引脚之间有ESD/箝位二极管，以防止应用程序对输入晶体管产生过大的偏移。ESD二极管没有针对最佳交流性能进行优化。当需要夹具时，建议使用合适的外部二极管。