W631GG6MB是一个1 Gbits DDR3 SDRAM，组织为8388608个字×8个存储体×16位。该设备为各种应用实现了高达2133 MT/s（DDR3-2133）的高速传输速率。
W631GG6MB的设计符合以下关键DDR3 SDRAM功能，如张贴的CAS#、可编程的CAS#写入延迟（CWL）、ZQ校准、片上终止和异步重置。所有的控制和地址输入都与一对外部提供的差分时钟同步。输入被锁存在差分时钟的交叉点（CK上升和CK#下降）。所有I/O都以源同步方式与差分DQS-DQS#对同步。
特点
电源：VDD，VDDQ=1.5V±0.075V
双倍数据速率架构：每个时钟周期两次数据传输
8位预取架构
CAS延迟：5、6、7、8、9、10、11、13和14
突发长度8（BL8）和突发斩波4（BC4）模式：通过模式寄存器（MRS）固定或可选择的动态（OTF）
可编程读取突发顺序：交错或半字节顺序
双向差分数据选通（DQS和DQS#）与数据一起发送/接收
边缘与读取数据对齐，中心与写入数据对齐
DLL将DQ和DQS转换与时钟对齐
差分时钟输入（CK和CK#）
在每个正CK边缘、数据和数据掩码上输入的命令都参考差分数据选通对的两个边缘（双倍数据速率）
发布具有可编程附加延迟（AL=0、CL-1和CL-2）的CAS，以提高命令、地址和数据总线效率
读取延迟=加性延迟加CAS延迟（RL=AL+CL）
读写突发的自动预充电操作
刷新、自刷新、自动自刷新（ASR）和部分阵列自刷新（PASR）
预充电断电和主动断电
用于写入数据的数据掩码（DM）
每个工作频率的可编程CAS写入延迟（CWL）
写入延迟WL=AL+CWL
用于读出预定义系统定时校准位序列的多用途寄存器（MPR）
通过写均衡和MPR读取模式支持系统级定时校准
使用外部参考电阻器对地进行输出驱动器和ODT的ZQ校准
用于加电初始化序列和复位功能的异步RESET#引脚
用于数据、数据掩模和差分选通对的可编程管芯端接（ODT）
动态ODT模式可提高写入期间的信号完整性和预选终端阻抗