嗨,欢迎来到兆亿微波官方商城!
服务热线: 010-62975458  17600099251
购物车图片 购物车 ( )
全部商品分类

当设计物理层调制解调器时,如何满足AISG v3.0标准要求

2022/10/14 15:15:19
浏览次数: 26

     过去十年来,蜂窝网络和手机的普及导致对支持移动通信基础设施的电子产品需求呈指数级增长。同时对更高带宽的需求也在推动网络提供商不断扩大覆盖范围,同时增加蜂窝密度;反过来,这也促进了对基础设施硬件的需求。


    15年前,制造商开始对蜂窝无线电设备的互操作性进行标准化,允许在装配带有天线装置、放大器等器件的蜂窝基站时有更多变化。该通信标准由天线接口标准组织(AISG)于2003年和2004年首次制定。目前AISG标准随着市场的扩大而不断发展。下面ADI将列举可满足当今和未来互操作通信需求的若干项功能特点。


    AISG v2.0和物理层调制器


    集成调制器-解调器(调制解调器)于2009年推出,旨在为无处不在的RS-485接口和2.176MHz OOK信号之间的转换提供一个完整的综合解决方案,该信号由与蜂窝射频频段支持相同电缆的通信标准定义。IC解决方案实现了更紧凑的系统设计,节省了空间、电源和硬件。此外,集成调制解调器能够以小尺寸封装提供简单、成熟、经过工厂测试的设备可靠性。


    新AISG v3.0标准


    AISG在2019年提出对这项成功标准进行升级。这一步建立在前几代的成功基础上,目的是增加新功能,同时保持主设备和受其管理的天线线路设备之间的核心互操作性。


    新的AISG v3.0功能包括设备发现、连接映射和多主控制。虽然系统设计人员会发现,新标准对许多更高级别功能来说是个有益升级,但物理层(PHY)从v2.0到v3.0却保持不变。因此,早期以v2.0标准推出的所有调制解调器仍然完全兼容新的AISG v3.0标准。


    需要一个以上的AISG通道


    尽管从AISG v2.0升级到v3.0对系统的物理层影响很小,但新的v3.0标准会要求能够在所有连接的射频信道上启动和检测ping数据包。这个要求有利于电缆连接的映射,使最终用户能够识别多个初级电路和次级电路,并在初始装配和维护期间提供一个故障检测工具。每个信道都需要能够达到AISG标准,虽然这个要求对最终用户有帮助,但这给硬件设计人员带来了很大的负担,因为他们要让所有可能的射频信道都具备通信能力,而在早期版本只有一个信道需要具备通信能力。


    要想将AISG v2.0架构直接转换为兼容V3.0的应用,所需的调制解调器数量是前代设计的两倍以上;调制解调器需要从六个(图1中的灰色区域)增加到15个(灰色加红色区域)。


当设计物理层调制解调器时,如何满足AISG v3.0标准要求


    图1.显示了AISG v2.0与v3.0的应用实例


    在上述示例中,每对天线保留两个调制解调器,用于保持基站提供商之间的兼容性。不过,塔顶放大器(TMA)上需要七到八个调制解调器:四个在连接到天线阵列(上行)的端口上监听,四个在下行端口上用于向基站广播ping。基站需要另外的调制解调器:一个用于原始AISG信道,另外三个用于从其它端口的TMA接收ping数据包。


    调制解调器IC数量如果超过15个或16个就过多了,而且效率低下,这时可以使用旁路电路或RF开关来减少IC数量,以便在射频端口之间共享AISG信号。在v2.0系统中,当预计只有一个射频信道传送AISG指令时,传统的旁路电路会很有用,它可以对信号进行分接,同时仍然向上或向下传递信号。然而,由于端口需要单独识别,设计人员需要将上行和下行分支分开。在新的v3.0设计中使用以前的旁路架构要困难得多。


    想要管理多个端口的AISG访问同时不过度增加电子器件的数量,最终的解决方案是使用一组RF开关。这些开关或一对多的多路复用器可以将OOK信号从选定的端口路由到负载较小的调制解调器,同时允许系统在标准AISG通信和ping操作之间重新配置。


    可调发射器功率


    与旧式AISG设计一样,需要调整发射器功率放大器的输出电平。当电路使用功率分配器时,此功能非常有用,比如图1的v2.0 TMA示例中所示的旁路通道。如果射频滤波或有损连接使2.176MHz频段中出现过度衰减,信号功率调整也会很有用。早期的调制解调器通过选择外部电阻来提供这种调节能力。这些电阻用于设置功率放大器偏置点,并可针对调制解调器进行调整,以满足AISG信号要求(参见图2-A和2-B)。尽管v2.0版调制解调器有一些灵活性,但功率放大器的输出功率在设计阶段基本上是固定的,因为调整功率的唯一方法是更换偏置电阻。


    当设计物理层调制解调器时,如何满足AISG v3.0标准要求


    图2.发射功率和接收阈值


    与发射器的功率下降类似,接收器阈值也可能受到功率分配器、在线滤波或射频通道上其它衰减因素的影响。遗憾的是,与可调功率放大器功率不同,在任何早期v2.0调制解调器中都没有可调的开/关阈值。


    省电模式


    在系统设计人员的要求中,省电始终是很重要的一项。通常情况下,功率预算限制会对更多关键设计元素产生压力,尤其是当ALD硬件被扩展到更多通道,同时被迫放在一个更紧凑的空间里时。让不太关键的电路(比如AISG调制解调器)有点灵活性,可为系统中的重要模块提供更多的功率预算。


    市场上早期的AISG v2.0调制解调器具有低功耗待机模式,它可以关闭发射电路,节省少量电量。每节省一毫安都是有用的。不过,更好的设计是不仅能够关闭发射器,还能够关闭接收器块和调制解调器自身的其它未使用部分。与其它关断功能相反,调制解调器需要足够灵活,以平衡其它使用模式,比如参考源共享。


    共享参考振荡器


    每个AISG调制解调器都需要一个参考信号来生成2.176MHz载波。它通常配有一个8.704MHz晶振和一个集成振荡器电路。市场上所有现有的AISG调制解调器都可以在系统内采用初级/次级(或主/从)电路架构,从而节省晶振,降低BOM成本。


    通过SYNCOUT引脚输出缓冲信号,每个芯片都可以充当下行调制解调器的主晶体振荡器(XO)。这个SYNCOUT信号是一个开漏输出,需要一个简单的外部上拉电阻连接到模拟电源,这样它才能正常工作。然后,将这个信号传播到初级调制解调器下游的其它次级调制解调器。下行调制解调器的数量是有限的,但可以使用此参考共享选项。


    用这种共享架构进行设计确实存在缺点。使用任何经典的v2.0调制解调器,初级调制解调器都要消耗与任何次级调制解调器一样多的功率。因此,即使系统设计人员节省了元件,但功率预算并未节省。


    频谱辐射


    最后,AISG标准对PHY层的一个主要要求是调制解调器发射器的频谱纯度。频谱性能在AISG v3.0.0.3第10.3.11节《模块特性》部分进行了描述。严格的要求限制了功率放大器的带外频谱发射,这往往是非常严格的。尤其是在30MHz的拐点处,任何谐波噪声的绝对功率必须低于-67dBm,而且测试仪器的分辨率带宽(RBW)设置是非常严苛的。功率放大器的输出频谱也必须与总功率水平(即可调TX功率)相平衡,保持在频谱屏蔽的绝对限制范围内。功率放大器的功率增加过多可能会导致频谱屏蔽失效。


   当设计物理层调制解调器时,如何满足AISG v3.0标准要求


    图3.AISG v3.0标准调制解调器频谱发射屏蔽


    由于发射屏蔽没有改变,v2.0市场上可用的集成调制解调器也符合v3.0标准,尽管它们通常在30MHz的拐点处只提供1~4dB的狭窄余量。因此,它们限制了功率放大器输出功率的上限。


    在新的v3.0系统中使用v2.0调制解调器


    所有提到的功能在经典v2.0调制解调器中都有。由于PHY层基本上没有变化,因此每一个旧款调制解调器都能满足ALD系统设计人员的需求。简单地复制现有的AISG解决方案,会占用更多的电路板空间,这一点是不利的,会影响系统的复杂性,并且可能会开始主电源预算,同时在性能上几乎没有改进,也没有带来功能升级。幸运的是,在AISG v3.0市场上有一个新的、经过改进的替代方案。


    新款AISG调制解调器提供的升级功能


    面向市场推出的第一款AISG v2.0调制解调器采用的是初期的MAX9947。该器件仍然为RS-485和规定的2.176MHz OOK信号之间的接口提供完整解决方案,因此它依然与新的AISG v3.0标准完全兼容。尽管早期的调制解调器也满足新标准,但v3.0中扩大的要求为提升现有设计提供了良机。


    新的MAX11947具有多项性能改进和新增功能,以解决在较新系统中使用旧代IC时固有的诸多不足。新款调制解调器的主要功能特点是集成式4:1多路复用器。该多路复用器在一个芯片中有效提供四个调制解调器,便于自动扫描。这为开发人员提供了一个与多达四个射频端口互动的工具,并且与原来的调制解调器相比,占用的印刷电路板面积几乎相同。这种集成式开关功能大大减少了指定和测试额外电路(如射频开关)的需要,同时减少了BOM要求。


    如前一个例子所示,在AISG v2.0系统中是6个调制解调器,而支持v3.0的系统中可能需要16个调制解调器,现在集成4:1多路复用器(图1中的紫色区域)后,调制解调器减少到5个。新的调制解调器/多路复用器组合还提供了一种无代码、非微控制器的方式来扫描端口和识别ping载波信号,用户干预非常少。自动端口扫描功能有助于绘制硬件互连图,并帮助查找射频布线系统内的故障,使用的IC元件比其它方式更少。


    新的SPI接口不仅可以控制多路复用器和调制解调器,还可以整合以前通过外部元件管理的功能。功率放大器的功率偏置网络(电阻器)等部件现在可通过数字可调发射功率进行整合。该调制解调器还提供了一个新功能:可调接收灵敏度阈值。这两项调整都有助于解决旁路系统中固有的功率分配问题,以及其它线内衰减问题。不仅可以将TX输出从大约-0.5dBm调整到大约+7.0dBm(步进为0.5dB),而且新的调制解调器还可以独立调整RX对比水平。这使得载波检测阈值的范围大约处于-15dBm到-21.5dBm之间。可调TX功率和RX阈值可以动态修改,系统设计人员可将这种灵活性传递给最终用户,并支持在现场安装后提高系统性能。


    新部件还集成了几种电源模式,分别为:运行、待机和断电。这为系统设计人员提供了多个改进功率预算的选项。待机模式可以像其他v2.0时代的经典调制解调器一样,禁用发射器电路。与完全运行模式相比,这通常可以节省11mA的电力。通过提供关断模式,禁用发射器和接收器电路,还可以更省电。这充分降低了功耗(一般会比运行模式低20mA),同时仍然支持调制解调器充当其它下游设备的主振荡器。如果SYNCOUT缓冲器也关闭,系统设计人员可以比运行模式节省23mA以上的电力。


    这种新的调制解调器在频谱合规性方面超越了前代调制解调器,现在为系统设计人员在30MHz频点的频谱屏蔽提供了大约15dB的余量,从而使发射器功率设置具有更大的灵活性。


当设计物理层调制解调器时,如何满足AISG v3.0标准要求


    图4.频谱性能的比较


    最后,新器件还具有与串行接口相关的独特功能:所有经典的调制解调器信号都在SPI寄存器中进行镜像。这意味着微控制器上不需要额外的GPIO、UART或其它端口引脚来连接调制解调器信号。通过读取和写入镜像位,接口和控制功能都可以通过寄存器来执行。系统设计人员现在可以选择使用调制解调器作为RF端口和MCU之间的桥梁,而且所需资源很少。


    结论


    ADI MAX11947的设计旨在满足新的AISG v3.0系统设计人员的需求。它具有更多的优势,扩大了调制解调器的作用,同时带来了新的内置灵活性,而不仅仅是节省设计时间和BOM成本。


在线留言询价
推荐阅读
  • 点击次数: 2
    2026-06-22
    数据存储器的地址范围,指的是存储器中所有可用地址的起始地址到结束地址之间的范围。换句话说,它表示了一个计算机系统或存储器模块能够访问的所有存储单元的地址集合。每个存储单元都有一个唯一的地址,CPU通过这些地址来读写数据。例如,若一个存储器的地址范围是从0x0000到0xFFFF,则它能够访问的存储单元数量为地址总数的大小,即2的16次方个单元,也就是65536个地址单元。地址范围与存储器容量的关系存储器容量通常以字节(Byte)为单位衡量,而地址范围决定了系统可以定位和访问多少个存储单元。其计算关系为:存储器容量 = 地址范围的大小 × 每个存储单元的大小其中,“地址范围的大小”是指地址的总个数,即地址最高值减去地址最低值再加1。例如,对于一个8位地址线的存储器,地址范围是0到255(共256个地址),如果每个地址单元存储1字节,那么存储器容量就是256字节。地址范围的决定因素1. 地址线的数量存储器的地址线数量决定了地址范围的大小。地址线越多,能够表示的地址越多,存储空间越大。地址线为n根时,理论最大地址范围为0到2ⁿ - 1。2. 存储器的物理设计存储器芯片的设计决定了实际可用的地址范围,有时芯片会只使用部分地址线,或通过分段管理,划分不同的地址区域以满足系统需求。3. 系统架构与地址映射操作系统和处理器体系结构会对地址空间进行管理和划分,例如内存映射、虚拟地址空间等,这也影响了有效地址范围的使用。地址范围的作用和意义1. 指导存储容量设计设计者根据系统需求确定合理的地址范围,从而配备合适容量的存储器,既避免资源浪费,也满足性能需求。2. 确定存储地址的边界地址范围清晰定义了存储器的有效访问区间,防止系统访问非法地址,提高系统的稳定性和安全性。3. 支持地址译码和访问控制通过地址范围,可以实现对不同存储模块的地址译码,避免地址冲突,实现多存储器协同工作。4. ...
  • 点击次数: 1
    2026-06-22
    随机存取存储器,即RAM,是一种能够在任意时间内随机访问任何存储单元的存储器,与顺序访问存储器不同,RAM不需要按照固定顺序读取数据。它通常用来临时存储计算机正在运行的程序和数据,属于易失性存储器,即断电后数据会丢失。随机存取存储器的主要功能1. 临时数据存储RAM为CPU提供临时的数据存储空间,用于保存目前正在执行的程序指令和相关数据。因其高速读写特点,能够快速响应CPU的访问请求,确保系统运行的流畅性。2. 支持程序执行当程序启动时,程序代码和数据会被加载进RAM中,CPU直接从RAM读取指令执行。RAM的高速访问能力显著提高了程序运行效率,相较于从外部硬盘读取数据,RAM访问速度快了数百倍甚至更多。3. 数据缓存和缓冲RAM还用于存储输入输出设备的数据缓存,协调数据传输。比如在视频播放、游戏运行等场景,RAM缓存临时数据,避免因数据传输延迟导致性能瓶颈。4. 临时工作区RAM充当计算机系统中的临时工作区,为操作系统和应用程序提供足够的空间进行数据处理和运算。它支持多任务并行处理,提高系统资源的利用效率。随机存取存储器的作用1. 提升系统性能RAM的高速读写功能直接决定了计算机和电子设备的响应速度和处理能力。RAM容量越大,系统能够同时处理的任务越多,运行速度越快。2. 支持多任务处理现代操作系统依赖于RAM对多个程序进行有效管理,实现多任务并行运行。RAM为各个程序分配独立的存储空间,确保系统稳定高效运行。3. 保障数据临时存储安全性在程序运行过程中,RAM提供一个安全、快速的存储环境,确保临时数据的快速传输和处理,保障程序执行的连续性。4. 支持系统启动和加载计算机启动时,BIOS和操作系统核心文件被加载到RAM中,准备系统工作环境。RAM的可靠性和容量影响系统启动速度和稳定性。总结来说,随机存取存储器(RAM)因其高速的数据访问能力和灵活性,成为各类电子设备中不可...
  • 点击次数: 0
    2026-06-22
    嵌入式闪存指的是集成在主控芯片或系统内的闪存存储单元,常见的类型有NOR闪存和NAND闪存。嵌入式闪存存储芯片通常与处理器紧密集成,广泛应用于微控制器(MCU)、系统单芯片(SoC)以及智能设备中,用于存储程序代码、配置数据和应用数据。嵌入式闪存存储芯片的优势1. 高度集成,节省空间嵌入式闪存直接集成到芯片内部,减少了外部存储器的需求,极大减少了系统电路板面积,满足现代电子产品对小型化、紧凑化的设计需求。这对于便携设备和空间受限的应用尤为重要。2. 低功耗设计嵌入式闪存通常优化了功耗管理,支持低功耗运行模式,适合对能耗敏感的设备,如可穿戴设备、无线传感器节点等。低功耗不仅延长了设备的电池寿命,还提升了系统的整体能源效率。3. 快速的访问速度嵌入式闪存通过与处理器的紧密耦合,提供较快的读写速度,缩短程序启动和数据访问时间,提升系统响应性能。尤其是在执行代码存储应用中,能够直接从闪存运行程序,大幅提升启动速度。4. 高可靠性和耐用性嵌入式闪存设计时注重耐久性和可靠性,具备较强的抗震动、抗干扰能力,且具备较高的擦写寿命,满足工业控制、汽车电子等严苛环境的应用需求。5. 成本效益优越集成度高的嵌入式闪存减少了外部元件数量,降低了整体硬件成本和系统复杂度。同时,生产制造过程中,由于减少了PCB设计和组件数量,降低了装配与测试费用。6. 安全性支持部分嵌入式闪存芯片集成了安全功能,如加密存储、防篡改机制、读写保护等,为安全关键应用(如金融、医疗、智能卡)提供了可靠保障。应用领域实例微控制器(MCU)系统:嵌入式闪存用于存储固件和配置数据,保障设备高效可靠运行。消费电子:智能手机、智能手表、智能家居设备中集成闪存,实现快速启动和持久存储。汽车电子:满足汽车对稳定性和安全性的高要求,支持车载娱乐系统和自动驾驶功能。工业控制:保证工业设备在复杂环境下数据的完整性和可用性。嵌入式闪存存储芯片凭...
  • 点击次数: 0
    2026-06-22
    非易失性存储器作为一种能够断电后依然保存数据的存储介质,其归属到底是内存还是外存,在实际应用和理论分类中常常引发讨论。那么,非易失性存储器属于内存还是外存?什么是非易失性存储器?非易失性存储器指的是断电后仍能保存数据的存储介质,典型代表包括闪存、固态硬盘(SSD)、只读存储器(ROM)、磁性存储器等。与之对应的是易失性存储器,如动态随机存储器(DRAM)、静态随机存储器(SRAM),它们需要持续供电才能保持数据。内存和外存的区别内存(主存):计算机中直接与CPU交互,速度快、容量相对较小,用于临时存储数据和指令的存储器,例如DRAM。内存通常是易失性的。外存(辅助存储器):用于长时间存储数据,容量大,速度较内存慢,例如硬盘、光盘和USB闪存驱动器。外存一般为非易失性。非易失性存储器的定位挑战传统上,内存强调速度和对CPU的直接访问能力,而外存强调数据的长期保存和大容量。非易失性存储器因具备持久保存数据的能力,天然具备外存的特质;但某些高速非易失性存储器随着技术进步,也开始具备内存的性能表现,模糊了内存和外存的界限。1. 作为外存的非易失性存储器最典型的是闪存和SSD,它们容量大,速度比传统机械硬盘快,广泛作为外部存储设备使用。这类非易失性存储器主要用于存储文件、操作系统和大规模数据,不能作为CPU的直接工作内存。2. 作为内存的非易失性存储器随着技术发展,出现了非易失性内存技术(如MRAM、PRAM、ReRAM等),这些存储器速度接近传统内存,且能保留数据,即使断电也不丢失。目前,这类非易失性存储器被研究和部分应用于可直接作为主存或辅助主存的角色,促进内存和存储层次结构的融合。3. 缓存级别与内存层次优化部分非易失性存储器被用于CPU缓存层或作为内存与外存之间的高速缓存桥梁,增强系统整体性能。这种应用进一步模糊了传统的内存与外存界限。总结来说,非易失性存储器的归属并非绝对,...
  • 点击次数: 1
    2026-06-22
    动态随机存储器(DRAM)作为计算机系统中重要的存储器之一,具有存储密度高、成本低等优点,但由于其存储单元采用电容器存储电荷的方式,会随着时间的推移而慢慢漏电,导致存储的数据逐渐丢失。因此,DRAM需要定期刷新以保持数据的完整性。什么是DRAM刷新?DRAM中的每个存储单元包含一个电容,用于存储一个数位的电荷。由于电容会自发放电或漏电,存储的数据位会随时间衰减。为了防止数据丢失,必须周期性地对存储单元进行“刷新”,即重新给电容充电,使其电荷恢复到正常水平,从而确保数据安全。DRAM的刷新方式分类DRAM的刷新方式主要可以分为以下几种:1. 循环刷新方式循环刷新是最常见和传统的刷新方式,控制器按照固定顺序依次对存储器中的每一行(或一部分行)进行刷新。它的特点是刷新操作均匀分布在整个存储周期中,不会集中产生刷新峰值。优点:实现简单,刷新均匀,系统负载平稳。缺点:刷新频率固定,可能导致不必要的刷新操作,降低存储器区块利用效率。2. 自刷新方式自刷新是DRAM芯片内置的一种刷新模式,当系统进入待机或休眠状态时,DRAM自身的内部电路能够自动管理刷新,独立于外部刷新请求,保持数据不丢失。优点:省去外部刷新控制逻辑,降低功耗,非常适合低功耗设计。缺点:刷新周期较长,刷新速度较慢,适合静止或低活动状态下使用。3. 按需刷新方式按需刷新方式根据实际数据访问需求进行刷新操作,只刷新当前或即将被访问的存储区域,减少不必要的刷新次数。优点:提高刷新效率,减少能耗,适合高性能和低延迟系统。缺点:实现复杂,刷新控制逻辑复杂,难以保证所有数据均能及时刷新。4. 批量刷新方式批量刷新是指DRAM在一段时间内集中完成多行的刷新工作,之后进入正常访问状态。它通常以刷新命令为单位,在限定时间内连续刷新多行存储单元。优点:刷新操作完成快,适用于系统可以短暂“冻结”访问的场景。缺点:刷新过程可能对系统正常访问造成...
热门分类
关于我们

───  公众号二维码  ───

兆亿微波商城微信公众号

兆亿微波商城www.rfz1.com是一个家一站式电子元器件采购平台,致力于为广大客户提供高质量、高性能的电子元器件产品。产品覆盖功放器件、射频开关、滤波器、混频器、功分器、耦合器、衰减器、电源芯片、电路板及射频电缆等多个领域,平台主营业务涵盖电子元器件现货销售、BOM配单及提供产品配套资料等,为客户提供一站式供应链采购服务。 

  • 品质 • 正品行货 购物无忧
  • 低价 • 普惠实价 帮您省钱
  • 速达 • 专业配送 按时按需
Copyright ©2020 - 2021 兆亿微波科技有限公司
X
1

QQ设置

    1
3

SKYPE 设置

4

阿里旺旺设置

5

电话号码管理

电话 电话 电话
010-62975458
    1
6

二维码管理

    1
返回顶部
展开