兆亿微波商城为广大用户分享直接测量运算放大器输入差分电容的方法，我们知道，输入电容可能会成为高阻抗和高频运算放大器(op amp)应用的一个主要规格。值得注意的是，当光电二极管的结电容较小时，运算放大器的输入电容会成为噪声和带宽问题的主导因素。运算放大器的输入电容和反馈电阻在放大器的响应中产生一个极点，从而影响稳定性并增加较高频率下的噪声增益。因此，稳定性和相位裕量可能会降低，输出噪声可能会增加。实际上，以前的一些 CDM （差模电容）测量技术依据的是高阻抗反相电路、稳定性分析以及噪声分析。这些方法可能会非常繁琐。
在诸如运算放大器之类的反馈放大器中，总有效输入电容由 CDM与负输入共模电容（或对地的 CCM––）并联组成。 CDM 难以测量的原因之一是运算放大器的主要任务是防止两个输入不相关。与测量 CDM 的难度相比，直接测量对地的正输入共模电容 CCM+相对容易一些。在运算放大器的同相引脚上放置一个较大的串联电阻并施加正弦波或噪声源，就可以使用网络分析仪或频谱分析仪来测量由运算放大器输入电容而产生的-3 dB的频率响应。假定 CCM+ and CCM–相同，特别是对于电压反馈放大器。但是，这些年来，测量CDM变得日益困难；运算放大器的固有特性会迫使其输入相等，从而自举 CDM, 因此所使用的各种不同的技术都无法令人满意。当输入被强制分开并进行电流测量时，输出将试图进行对抗。检测 CDM的传统方法是间接测量，该方法依赖于相位裕度的降低，且因并联使用 CCM– 等其他电容而变得更复杂。
我们希望待测运算放大器能够像客户平时的用法一样，在闭环条件下正常运行并执行功能。建议的一种可行方法是分离输入并进行输出削波，但是这可能会使内部电路无法工作（取决于运算放大器拓扑），因此实测电容可能无法反映实际工作电容。在这种方法中，不会对输入进行过度分离，以避免输入级 的非线性以及过多的输出摆幅或削波。本文将介绍一种简单直接的 CDM测量方法。
测量CDM的新方法
作者决定只使用增益为1的缓冲电路，并使用电流源激励输出和反相输入。输出和反相输入将仅在运算放大器允许的范围内变动。在低频下，输出的变动很小，因此通过 CDM的电流会很小。而在过高频率下，测试可能会无效，况且结果也没用。但在中频下，运算放大器的增益带宽会下降，但不至于太低，输出变动仍可提供足够大的电压激励和可测量的通过 CDM的电流。
LTspice?的本底噪声几乎不受限制，因此可以进行简单的测试仿真，如图1所示。当发现该技术在LTspice中相当准确有效后，接下来的问题就是“我可否在现实世界中获得足够的SNR以进行良好的测量？”
T该相位角几乎等于-90°，这表明阻抗是容性的。2 pF共模电容不会破坏测量，因为 CCM– 不在路径中，且1/(2 × π × Freq × CCM+) >> 1 Ω。
挑战：找到合适的设备和实际测试设置
如图1所示，将2 kΩ电阻串联在运算放大器的输出端，以将激励从电压源转换为电流源。这将允许节点“r”中存在小电压（它不会与在运算放大器的同相引脚中所看到的电压相差太远），并将导致小电流流入待测 CDM 的输入端之间。当然，现在的输出电压很小（由待测器件(DUT)进行缓冲），而且CDM中的电流也很小（在本仿真中为57 nA），因此在工作台上使用1 Ω电阻进行测量将很困难。LTspice.ac和LTspice.tran仿真没有电阻噪声，但现实世界中的1 Ω电阻具有130 pA/√Hz的噪声，从我们预期的57 nA 电容电流中只能产生57 nV信号。进一步的仿真表明，用50Ω或1 kΩ代替R1不会导致在目标带宽范围内的频率下流入 CCM+ 的损耗电流过大。为了获得比简单电阻更好的电流测量技术，可使用跨阻放大器(TIA)代替R1。TIA输入会连接到运算放大器的同相引脚，在该引脚上需要电流，同时电压固定为虚地以消除 CCM–中的电流。事实上，这正是Keysight/Agilent HP4192A等四端口阻抗分析仪的实现方式。HP4192A可以在5 Hz至13 MHz的频率范围内进行阻抗测量。市场上采用相同阻抗测量技术的一些新设备包括具有10 Hz至120 MHz范围的E4990A阻抗分析仪和具有20 Hz至 2 MHz范围的精密LCR表（如Keysight E4980A）。
如下面图2测试电路所示，由于阻抗分析仪内部的TIA，运算放大器的同相引脚保持虚地状态。正因如此, CCM+的两个端子都被视为处于地电位，因此不会影响测量。DUT的 CDM 两端产生的小电流将流经TIA的反馈电阻 Rr然后由内部电压表进行测量。
任何使用自动平衡电桥阻抗测量方法的四端口设备都是测量CDM的合适选择。它们设计为从内部振荡器产生正弦波，该内部振荡器以零为中心点，具有正负摆幅，可用于双电源供电。如果运算放大器DUT由单电源供电，则应调整偏置功能，以使信号不会发生对地削波。图3中使用了HP4192A，并显示了与DUT的详细连接。
图4显示了确切的测试设置，以使电路板和连线对CDM的寄生电容贡献极小。任何通用电路板均可用于低速运算放大器，而高速运算放大器则需要更严格的PCB板布局。垂直接地的铜分隔板能确保输入端和输出端看不到与 DUT CDM平行的其他场路径。
图4.HP4192A设置电路板演示。右侧为通过2 kΩ的激励和电压回读。所用DUT是贴于LB2223实验板上的8引脚SO封装的LT1792。TIA位于HP4192A内部的左侧。
结果与讨论
首先，在测量电路板的板电容时没有使用DUT。图4所示电路板的测量条件是16 fF电容且没有DUT。这是一个相当小的电容，可以忽略不计，因为通常 CDM 的预期值为几百至几千fF。
使用这种新的 CDM 测量技术，可以测量大多数JFET和CMOS输入型运算放大器。为了说明该方法，以测量低噪声精度JFET运算放大器 LT1792 为例。下表列出了在一定频率范围内的阻抗(Z)、相位角(θ)、电抗 XS 和 CDM 的计算值。当相位角为-90°时，阻抗表现为纯容性。
上述表1给出了在500 kHz至5 MHz频率范围内的测量结果。在该频率范围内的相位接近于纯容性（相位角为-89°至-90°）。同时，电抗 XS决定了总输入阻抗，即Z≈XS。 CDM 的计算平均值约为10.2 pF。最高测量频率为5 MHz，因为该器件带宽仅可达5.6 MHz。更低频率下 的结果变得非相干。推测这是由于运算放大器的行为使输出电压降低， CDM 电流迅速消减，同时XS 阻抗在低频时变大。
还应在每个阶跃频率处检查运算放大器的输出，以确保它不会被阻抗分析仪产生的信号过驱。来自HP4192A的该信号的幅度可在0.1 V至1.1 V范围内调节，这刚好足以在运算放大器的输出中产生摆动，并使反相输入引脚中的电压电平略微发生变动。图5显示了频率为800 kHz时，运算放大器输出端的峰峰值无失真信号（绿色信号）为28 mV。2.76 V峰峰值幅度(1 V rms)的黄色信号是直接从分析仪的振荡输出端口探测得的。公平起见，可以任意决定不允许输出失真，不论是对DUT还是对HP4192A检波器。尽管该设置相对来说并不受探头效应的影响，但在获取阻抗和相位的实际数据时已经将探头移除。
我们进行了在不同电源电压下测量 CDM 的测试。 CDM 对电源和共模电压的依赖性会随运算放大器的不同而有所不同；不同的拓扑和晶体管类型预计会导致高压电源和低压电源不同的结寄生效应。表2给出了电源稳定在±5 V范围内LT1792的结果。 CDM 的测量平均值为9.2 pF，与采用±15 V电源时的结果10 pF相当接近。因此，可以得出结论，LT1792的 CDM 不会随电源电压的改变而发生显著变化。这与其 CCM形成了鲜明的对比，后者会随电源电压发生显著变化。
同时，双极性输入运算放大器几乎与其FET同类产品一样简单。但是，由于它们与 CDM电流并联，因此它们的高输入偏置电流和电流噪声较为明显。此外，双极性差分对输入内在的固有差分电阻 RDM 也与 CDM并联。表3以低噪声精密放大器ADA4004为例，显示了其阻抗测量。显然，相位并不表示纯容性行为，因为它远离-90°。尽管4 MHz、5 MHz和10 MHz频率非常接近，但并联等效阻抗RC模型将适合本例，以便能够从其他电阻中提取出 CDM。因此，表3中显示了在一定频率范围内的并联电导 GP, 电纳 BP和 CDM 的计算值，其中假定 CP P等于 CDM。
根据表3中的结果，可以估算出ADA4004的 CDM 约为6.4 pF。结果还表明，在表3所示的整个频率范围内， CDM 具有相当大的并联电导 GP,并非纯容性 CDM。测量显示该双极性运算放大器的实际输入差分电阻约为40 kΩ (1/25 μS)。
附注：我们尝试了对其他类型运算放大器进行测量，例如零漂移运算放大器(LTC2050) 和高速双极性运算放大器 (LT6200)。结果非相干，推测原因是零漂移运算放大器中的开关伪现像以及高速双极性运算放大器中的过大电流噪声。
参考结论
测量CDM 并不困难。需要注意的一点是，HP4192A以幅度和角度报告阻抗。电容读数假定为简单的串联RC或并联RC，而运算放大器的输入阻抗可能要复杂得多。电容读数不应仅使用表面标称值。每个运算放大器均具有各自的独特情况。输入阻抗由容性电抗主导的频率范围可能因设计而异。输入级设计、所用器件和工艺、米勒效应以及封装都可能对差分输入阻抗及其测量产生很大的整体贡献。我们对JFET输入运算放大器和双极性输入运算放大器进行了测量，展示 CDM 结果以及双极性输入运算放大器的 RDM 结果。