随着AI工作负载的持续扩展，数据中心架构师越来越受限于信号覆盖范围有限和延迟上升，这可能导致宝贵的内存资源在大型GPU集群中被严重浪费。2026年6月2日Microchip发布了XpressConnect™ PCIe® 6.0和CXL® 3.1重定时器，以实现大规模AI结构中的内存扩展和资源拆分。
重定时器设计用于将信号覆盖范围延伸至传统PCIe Gen 5和Gen 6的电气限制之外，使系统设计能够更灵活，覆盖复杂的踢脚板、立管卡和有线互连。重定时器旨在通过实现更高带宽的连接，同时支持现代AI结构中严格的热量和功耗预算，从而帮助解决这些挑战。XpressConnect 重定时器的针到针延迟低于12纳秒，比PCIe 6.0规范低约80%。这种低延迟性能通过减少高密度AI集群中的数据停滞，有助于提升AI加速器和GPU的利用率。
Microchip数据中心解决方案业务部总裁兼总经理Brian McCarson表示:“随着PCIe 6.0将速度推升至64 GT/s，信号覆盖和延迟成为关键的设计挑战我们的 XpressConnect 重定时器设计为 AI 服务器的高性能神经中枢，帮助客户通过降低延迟和提升密集 GPU 集群间的连接性，构建更具可扩展性和节能的结构。这种系统级方法使数据中心架构师能够回收未充分利用的资源，并在大规模下提升整体平台效率。”
SmartRAID 控制器和主机总线适配器（HBA）以及 Flashtec™ NVMe® 控制器协同工作，帮助实现预验证、互操作的结构。Microchip的XpressConnect PCIe Gen 6和CXL 3.1重定时器可根据需要与PCIe Gen 3、Gen 4和Gen 5平台集成，有助于缩短上市时间。
重定时器还连接至Microchip的ChipLink诊断生态系统，提供统一的图形用户界面，实现实时二维眼动捕捉和四级脉冲幅度调制（PAM4）遥测。这些能力帮助数据中心运营商更有效地监控链路健康状况，简化故障排除，从而降低总拥有成本。
此外，这些设备支持灵活的链路分岔配置（1×16、2×8 和 4×4），并符合广泛采用的重定时器占用规范，同时提供企业级功能，如热插拔支持和端到端数据完整性。
免责声明：本文为转载文章，转载此文目的在于传递更多电子元器件行业信息，版权归原作者所有。本文所用视频、图片、文字如涉及作品版权问题，请联系小编进行删除。