AD9230架构由前端采样保持放大器（SHA）和流水线开关电容ADC组成。来自每一级的量化输出在数字校正逻辑中被组合成最终的12位结果。
流水线架构允许第一级对新的输入样本进行操作，而其余级对先前的样本进行操作。采样发生在时钟的上升沿。
除最后一级外，流水线的每一级都由一个低分辨率闪存ADC组成，该ADC连接到开关电容DAC和级间残差放大器（MDAC）。残差放大器放大重建的DAC输出和流水线中下一级的闪存输入之间的差异。
每个阶段都使用一位冗余来促进闪存错误的数字校正。最后一级仅由闪存ADC组成。
输入级包含一个差分SHA，可以以差分或单端模式进行交流或直流耦合。输出暂存块对齐数据，执行纠错，并将数据传递到输出缓冲区。输出缓冲器由单独的电源供电，允许调整输出电压摆动。在断电期间，输出缓冲器进入高阻抗状态。
模拟输入和电压基准
AD9230的模拟输入是一个差分缓冲器。为了获得最佳的动态性能，驱动VIN+和VIN-的源阻抗应匹配，以使共模稳定误差对称。模拟输入经过优化，可提供卓越的宽带性能，并要求模拟输入采用差分驱动。如果用单端信号驱动模拟输入，则SNR和SINAD性能会显著降低。
宽带变压器，如Mini-Circuits®ADT1-1WT，可以为需要单端到差分转换的应用提供差分模拟输入。两个模拟输入均由片上电阻分压器自偏置至标称1.3V。
内部差分电压参考产生正负参考电压，定义ADC核心的1.25 V p-p固定跨度。该内部电压基准可以通过SPI控制进行调整。