AD9755功能结构描述
AD9755 由一个 PMOS 电流源阵列组成，能够提供高达 20 mA 的满量程输出电流（IOUTFS）。该阵列分为 31 个相等的电流源，构成最高的 5 位（MSB）。接下来的 4 位（中间位）由 15 个相等的电流源组成，每个电流源的值为 MSB 电流源的 1/16。剩余的最低位（LSB）则是中间位电流源的二进制加权分数。
中间位和低位采用电流源而非传统的 R-2R 电阻网络实现，有助于提升多音或低幅度信号的动态性能，并保持 DAC 的高输出阻抗（即 >100 kΩ）。
所有电流源通过 PMOS 差分电流开关切换至两个输出端之一（即 IOUTA 或 IOUTB）。这些开关基于一种新型架构，显著改善了失真性能。该架构减少了各种时序误差，并为差分电流开关的输入提供了匹配的互补驱动信号。
AD9755 的模拟和数字部分拥有独立的电源输入（即 AVDD 和 DVDD），可在 3.0 V 至 3.6 V 范围内独立工作。数字部分可在高达 300 MSPS 的时钟速率下工作，由边沿触发的锁存器和段解码逻辑电路组成。模拟部分包括 PMOS 电流源、相关的差分开关、一个 1.20 V 的带隙电压基准以及一个基准控制放大器。
满量程输出电流由基准控制放大器调节，可通过外部电阻 RSET 设置在 2 mA 至 20 mA 之间。该外部电阻与基准控制放大器和基准电压 VREFIO 共同设定基准电流 IREF，该电流以适当的比例复制到分段电流源中。满量程电流 IOUTFS 是 IREF 的 32 倍。
参考电压操作
AD9755 内置一个 1.20 V 的带隙基准电压源，该基准可以很容易被外部参考电压覆盖，而不会影响性能。REFIO 引脚根据使用的是内部还是外部基准，既可作为输入也可作为输出。
若要使用内部基准，只需在 REFIO 引脚与 ACOM 之间接一个 0.1 μF 的去耦电容，内部基准电压将出现在 REFIO 引脚。如果电路中其他地方需要使用 REFIO 的电压，应使用输入偏置电流小于 100 nA 的外部缓冲放大器。图4展示了使用内部基准的示例。
如图5所示，也可以将一个低阻抗的外部基准电压施加到 REFIO 引脚。外部基准可用于提供固定的参考电压，以提高精度和漂移性能，或提供可变的参考电压用于增益控制。注意，此时不需要 0.1 μF 的补偿电容，因为内部基准已被覆盖，且 REFIO 引脚的输入阻抗较高，对外部基准的负载影响很小。