HMC6832 是一款输入可选的 2:8 差分扇出缓冲器,专为低噪声时钟分配而设计。IN_SEL 控制引脚用于选择两路差分输入中的一路,该输入随后被缓冲至全部八路差分输出。HMC6832 的低抖动输出可实现下游电路(如混频器、模数转换器(ADC)/数模转换器(DAC)或串行器/解串器(SERDES)器件)的同步低噪声切换。通过将 CONFIG 引脚拉低可配置为低压正射极耦合逻辑(LVPECL)模式,或将其拉高/悬空(内部上拉)配置为伪低压差分信号(LVDS)模式。
那么它都具备哪些亮点呢?
1.多种输出配置。
CONFIG引脚允许用户选择LVPECL或LVDS输出端接。
2.多电源电压操作。
HMC6832在LVPECL终端的2.5V或3.3V下工作(仅LVDS为2.5V)。
3.噪音低。
HMC6832的噪声很低,通常在-168 dBc/Hz到-162 dBc/Hz之间,最高可达3000 MHz。
4.低传播延迟。
HMC6832显示低延迟,通常小于207ps。信道偏斜也很低,典型值为±5ps。
5.铁芯电流低。
HMC6832的核心电流通常为56mA。
因此常常被大家应用在以下这些领域中:
SONET、光纤通道、GigE时钟分布
ADC/DAC时钟分布
低偏斜和抖动时钟
无线/有线通信
电平转换
高性能仪器
医学影像
单端到差分转换