VCO子系统由一个开关电容、步进调谐的VCO和一个输出级组成。该VCO的拓扑结构支持基频和倍频输出。这种安排允许将振荡器较低的基频路由到PLL的输入端，从而将PLL的N分频器减小2倍。N分频器的这种减小不仅使近端相位噪声改善了3 dB，而且还防止了超过10 MHz偏置处的残余相位噪声恶化。
VCO调谐是一个两步过程，包括粗调然后细调。在正常操作期间，自动校准功能被启用（寄存器0x0A，位11），这允许PLL有限状态机(FSM)对VCO频段执行二进制搜索（粗调）。在找到合适的频段后，来自PLL的电荷泵输出接管VCO上的调谐端口(VT)，并调整到适当的基频（3650 MHz至7300 MHz），然后由PLL进行相位锁定。
VCO子系统控制ADF5610的输出级，允许配置以下内容：
用户定义的性能设置（参见可编程技术部分），通过VCO寄存器0x01的位[4:2]配置。
VCO输出分频器设置，在VCO寄存器0x02的位[2:0]中配置（分别通过2到128分频产生3650 MHz到57 MHz的频率），或通过1分频（不分频）产生7300 MHz至14,600 MHz之间的频率。
RFOUT增益设置（VCO寄存器0x01，位[1:0]）。
PDIV_OUT和NDIV_OUT增益设置（VCO寄存器0x01，位[6:5]）。
VCO断电（VCO寄存器0x02，位3）。
分频器断电（VCO寄存器0x01，位8）。