接地与布局
模拟输入和参考输入是差分的，因此模拟调制器中的大多数电压是共模电压。器件的高共模抑制可消除这些输入上的共模噪声。
AD7175-2 的模拟和数字电源是独立的，并连接到单独的引脚，以最小化器件模拟部分和数字部分之间的耦合。数字滤波器提供对电源上宽带噪声的抑制，主时钟频率的整数倍除外。
数字滤波器还从模拟和参考输入中去除噪声，前提是这些噪声源不会使模拟调制器饱和。因此，AD7175-2 比传统高分辨率转换器更能抵抗噪声干扰。然而，由于 AD7175-2 的分辨率很高，且来自转换器的噪声水平很低，因此必须注意接地和布局。
容纳 ADC 的 PCB 必须设计为将模拟部分和数字部分分开，并限制在电路板的特定区域。最小蚀刻技术通常是地平面的最佳选择，因为它能提供最佳屏蔽。
在任何布局中，用户必须考虑系统中的电流流动，确保所有返回电流的路径尽可能接近到达其目的地的路径。
避免在器件下方走数字线，因为这会将噪声耦合到芯片上，并允许模拟地平面在 AD7175-2 下方运行以防止噪声耦合。AD7175-2 的电源线必须使用尽可能宽的走线以提供低阻抗路径并减少电源线上的毛刺。用数字地屏蔽快速开关信号（如时钟），以防止向电路板其他部分辐射噪声，且不要将时钟信号靠近模拟输入运行。避免数字和模拟信号交叉。电路板相对两侧的走线应相互垂直运行。这种技术可减少电路板上的馈通效应。微带技术是迄今为止最好的，但对于双面电路板并不总是可行。
使用高分辨率 ADC 时，良好的去耦很重要。AD7175-2 有三个电源引脚——AVDD1、AVDD2 和 IOVDD。
源引脚 | 参考地 | 去耦方案 |
AVDD1 和 AVDD2 | AVSS | 10 µF 电容与 0.1 µF 电容并联到 AVSS。0.1 µF 电容尽可能靠近器件，理想情况下直接紧贴器件 |
IOVDD | DGND | 10 µF 电容与 0.1 µF 电容并联到 DGND |
所有模拟输入 | AVSS | 去耦到 AVSS |
外部参考（如使用） | AVSS | REF+ 和 REF− 引脚去耦到 AVSS |
AD7175-2 还有两个片内 LDO 稳压器——一个调节 AVDD2 电源，一个调节 IOVDD 电源。
| 引脚 | 推荐去耦 |
| REGCAPA | 1 µF 和 0.1 µF 电容到 AVSS |
| REGCAPD | 1 µF 和 0.1 µF 电容到 DGND |
如果将 AD7175-2 用于分离电源操作，必须为 AVSS 使用单独的平面。