您现在的位置：首页 > 新闻资讯 > 知识工厂

Qorvo新型号：QPC2320超宽带SOI SPDT反射式射频开关

2026/3/3 10:53:41

浏览次数: 0

Qorvo QPC2320是一款绝缘体上硅（SOI）单极双掷（SPDT）反射式射频开关电子元件，覆盖20 MHz至15 GHz的超宽频率范围。它适用于宽带信号路由，在多个频带和操作模式下需要一致的射频性能。

该器件在其工作范围的上端设计有低插入损耗和高隔离度，支持高达2 W的射频输入功率，并保持适用于时间关键射频路径的快速切换和稳定时间。该开关从简单的0 V/+3 V控制逻辑操作，消除了对负偏置轨的需求。

QPC2320采用紧凑的2.25 mm x 2.25 mm QFN封装，采用倒装芯片结构，可实现短RF路径和简单的PCB集成。最小的直流功耗和宽带阻抗匹配使其非常适合密集的射频前端和模块化架构。

特性

频率覆盖范围从0.02 GHz至15 GHz

≤1 dB插入损耗大于40 15时的dB隔离 GHz

最多2个 W射频功率处理，0 V/+3 V控制

快速切换（<50ns）和射频稳定时间（<66ns）

紧凑型2.25 mm x 2.25 mm QFN封装，直流功耗低

应用程序

宽带射频信号路由和路径选择

电子战（EW）和国防通信系统

测试和测量仪器

多频带和宽带射频前端

商用或航空航天平台中的高隔离开关

上一篇：什么是ADE7754高精度多相电能计量集成电路？下一篇：Qorvo新型号：QPC2420超宽带SOI SPDT射频开关

在线留言询价

品牌

型号

数量

联系人

联系电话

邮箱

备注

在线咨询

推荐阅读

LTC2209模数转换器的最大与最小编码速率是什么？

点击次数: 1

2026-03-04

最大与最小编码速率LTC2209 的最大编码速率为 160Msps。为使 ADC 正常工作，编码信号应具有 50%（±5%）的占空比。每个高电平周期必须至少持续 3.65ns，以确保 ADC 内部电路有足够的时间建立并正常运行。使用变压器配合差分正弦驱动，或采用对称差分逻辑（如 PECL 或 LVDS），可轻松实现精确的 50% 占空比。当使用单端 ENCODE 信号时，不对称的上升和下降时间可能导致占空比严重偏离 50%。若输入时钟不具备 50% 占空比，可选用时钟占空比稳定器电路。该电路利用 ENC 引脚的上升沿对模拟输入进行采样；其下降沿被忽略，并由锁相环（PLL）生成一个内部下降沿。输入时钟占空比可在 30% 至 70% 范围内变化，而时钟占空比稳定器将维持恒定的 50% 内部占空比。若时钟长时间关闭，占空比稳定器电路需要一百个时钟周期才能使 PLL 锁定到输入时钟。若要使用时钟占空比稳定器，MODE 引脚必须通过外部电阻连接至 1/3VDD 或 2/3VDD。LTC2209 电子元件采样率的下限由采样保持电路的电压跌落决定。该 ADC 的流水线架构依赖于在小容量电容器上存储模拟信号。结漏电流会放电这些电容器。因此，LTC2209 规定的最低工作频率为 1Msps。
LTC2209的驱动编码输入以及考虑事项分析

点击次数: 1

2026-03-04

驱动编码输入LTC2209 的噪声性能不仅取决于模拟输入，同样也取决于编码信号的质量。编码输入设计为差分驱动，主要目的是提高对共模噪声源的抗干扰能力。每个输入端通过一个 6kΩ 电阻偏置至 1.6V 偏置电压。该偏置电阻设定了变压器耦合驱动电路的直流工作点，也可用于设定单端驱动电路的逻辑阈值。编码信号上存在的任何噪声都会导致额外的孔径抖动，该抖动将以均方根（RMS）方式与 ADC 固有的孔径抖动相加。在对抖动敏感的应用中（高输入频率），请考虑以下事项：应使用差分驱动。尽可能使用较大的幅度。若采用变压器耦合，可使用更高的匝数比以增大信号幅度。若 ADC 由固定频率的正弦信号时钟驱动，应对编码信号进行滤波，以降低宽带噪声。平衡两个编码输入端的电容和串联电阻，使任何耦合噪声在两个输入端均表现为共模噪声。编码输入的共模电压范围为 1.2V 至 VDD。每个输入端均可从地电平驱动至 VDD，适用于单端驱动模式。
LTC2209模数转换器（ADC）的工作原理是什么？简单进行了解

点击次数: 0

2026-03-04

LTC2209是一款CMOS流水线多步转换器，带有前端PGA（可编程增益放大器）。如文中图片所示，该转换器具有五级流水线ADC级；采样模拟输入将在七个时钟周期后转换为数字值。模拟输入采用差分方式以提高共模噪声抑制能力并最大化输入范围。此外，差分输入驱动将减少采样和保持电路的偶次谐波。编码输入也采用差分方式以提高共模噪声抑制能力。LTC2209电子元器件根据差分ENC+/ENC-输入引脚的状态有两个工作相位。为简洁起见，当ENC+大于ENC-时，本文将其称为ENC高电平；当ENC+小于ENC-时，称为ENC低电平。如文中图片所示，每个流水线级包含一个ADC、一个重构DAC和一个级间放大器。工作时，ADC对该级的输入进行量化，DAC从输入中减去量化值以产生残差。残差被放大并由残差放大器输出。各级流水线交替工作，因此当奇数级输出其残差时，偶数级正在采集该残差，反之亦然。当ENC为低电平时，模拟输入被差分采样到模块图中的"输入采样/保持"电容上。在ENC从低电平跳变到高电平的瞬间，采样电容上的电压被保持。当ENC为高电平时，采样电容上保持的输入电压由采样/保持放大器缓冲，该放大器驱动第一级流水线ADC。第一级在ENC高电平期间采集采样/保持放大器的输出。当ENC回到低电平时，第一级产生其残差，该残差被第二级采集。同时，输入采样/保持电路返回采集模拟输入。当ENC变为高电平时，第二级产生其残差，该残差被第三级采集。第三级和第四级重复相同的过程，最终在第四级产生残差，该残差被送到第五级进行最终评估。第一级之后的每个ADC级都有额外的范围以适应闪存和放大器的失调误差。所有ADC级的结果被数字延迟，以便在送入输出缓冲器之前，可以在校正逻辑中正确组合。
LTC2209模数转换器（ADC）的简述及特征解析

点击次数: 0

2026-03-04

LTC2209是一款160Msps（每秒百万采样）16位模数转换器（ADC），专为数字化高频、宽动态范围信号而设计，输入频率可达700MHz。该ADC的输入范围可通过PGA（可编程增益放大器）前端进行优化。LTC2209电子元件非常适合要求苛刻的通信应用，其交流性能包括77.3dBFS的噪声基底和100dB的无杂散动态范围（SFDR）。70fsRMS的超低抖动允许对高输入频率进行欠采样，并具有出色的噪声性能。最大直流规格包括±5.5LSB的积分非线性（INL）和±1LSB的差分非线性（DNL，无丢码）。数字输出可以是差分LVDS或单端CMOS。CMOS输出有两种格式选项：以全数据速率运行的单总线，或以半数据速率运行的解复用总线。独立的输出电源允许CMOS输出摆幅范围为0.5V至3.6V。ENC+和ENC-输入可以差分或单端方式驱动，输入信号可以是正弦波、PECL、LVDS、TTL或CMOS。可选的时钟占空比稳定器允许在宽范围的时钟占空比下实现全速高性能工作。具备的特征采样率：160Msps77.3dBFS噪声基底100dB SFDR250MHz时SFDR84dB（1.5VP-P输入范围）PGA前端（2.25VP-P或1.5VP-P输入范围）700MHz全功率带宽S/H可选内部沟渠可选数据输出随机化器LVDS或CMOS输出单路3.3V电源功耗：1.53W时钟占空比稳定器引脚兼容系列：130Msps:LTC2208（16位），LTC2208-14（14位）105Msps:LTC2217（16位）64针（9mm×9mm）QFN封装
LTC4266 使用标准的 SMBus/I²C 两线接口与主机通信

点击次数: 1

2026-03-04

LTC4266 使用标准的 SMBus/I²C 两线接口与主机通信。该器件为纯从设备，通过标准 SMBus 协议与主机主设备通信。中断信号通过 INT 引脚通知主机。LTC4266 电子元件要求 VDD 和 VEE 电源轨均存在，串行接口方可正常工作。总线寻址LTC4266 的主串行总线地址为 010xxxxb，其中低四位由 AD3–AD0 引脚设定，允许在单条总线上最多连接 16 个 LTC4266。所有 LTC4266 还响应地址 0110000b，使主机能够在单次事务中向多个 LTC4266 写入相同命令（通常为配置命令）。若 LTC4266 正在断言 INT 引脚，它还将根据 SMBus 规范响应警报响应地址 (0001100b)。中断与 SMBALERT大多数 LTC4266 端口事件可被配置为触发中断，即断言 INT 引脚以通知主机相关事件。这消除了主机轮询 LTC4266 的需求，从而减少串行总线流量并节省主机 CPU 周期。多个 LTC4266 可共享一条公共 INT 线路，主机可通过 SMBALERT 协议（ARA）确定是哪个 LTC4266 引发了中断。

热门分类

品牌排行

热卖产品

关于我们

─── 公众号二维码 ───

兆亿微波商城微信公众号

兆亿微波商城www.rfz1.com是一个家一站式电子元器件采购平台，致力于为广大客户提供高质量、高性能的电子元器件产品。产品覆盖功放器件、射频开关、滤波器、混频器、功分器、耦合器、衰减器、电源芯片、电路板及射频电缆等多个领域，平台主营业务涵盖电子元器件现货销售、BOM配单及提供产品配套资料等，为客户提供一站式供应链采购服务。