典型编程序列
要将HMC7044初始化到操作状态，请使用以下编程过程：
将HMC7044连接到额定电源。不需要特定的电源顺序。
当所有电源稳定时，通过从逻辑1切换到逻辑0来释放硬件重置。
将配置更新（由ADI公司提供）加载到特定寄存器。
程序PLL2。选择VCO范围（高或低）。然后对分频器（R2、N2和参考倍频器）进行编程。
程序PLL1。根据用户系统的PLL1 BW设置锁定检测定时器阈值。设置LCM、R1和N1分频器设定点。启用参考和VCXO输入缓冲器端接。
对SYSREF定时器进行编程。设置分频比（较低输出通道频率的一个子倍数）。设置脉冲发生器模式配置，例如，选择电平敏感选项和所需的脉冲数。
对输出通道进行编程。设置输出缓冲模式（例如，LVPECL、CML和LVDS）。设置分频比、信道启动模式、粗略/模拟延迟和性能模式。
等待VCO峰值检测器环路稳定（步骤4后约10ms）。
确保为PLL1提供参考，并且VCXO已通电。
重新启动软件以重置系统并启动校准。将重启分频器/FSM位切换为1，然后再切换回0。
PLL1开始与PLL2并行锁定，PLL2正在进行校准和锁定程序。等待PLL2锁定（在典型配置中需要~50μs）。
通过检查PLL2锁定检测位确认PLL2已锁定。
通过SPI发送同步请求（设置重新发送的请求位），以对齐分频器相位并发送任何初始脉冲发生器流。
等待6个SYSREF周期（6×SYSREF定时器[11:0]），以使输出适当相位（在典型配置中需要~3μs）。
通过检查时钟输出相位状态位=1，确认所有输出均已达到其相位。
此时，初始化系统中的任何其他设备。PLL1可能尚未锁定，但HMC7044输出上可能产生的小频率偏移通常不足以导致同步或初始化失败。配置系统中的从属JESD204B设备，使其与HMC7044的SYSREF信号输出一起运行。HMC7044的SYSREF通道可以异步打开，也可以动态打开，并且可以临时打开脉冲发生器流。
等待PLL1锁定。对于100 Hz BW，这需要大约50 ms（来自步骤11）。
当所有JESD204B从站通电并准备就绪时，发送脉冲发生器请求，在为脉冲发生器模式编程的任何SYSREF通道上发送脉冲发生器链。
系统现在已初始化。
为了节省功率和减少HMC7044上频率的交叉耦合，请关闭SYSREF信道。
对每个JESD204B从机进行编程，使其忽略SYSREF输入通道。
在HMC7044上，禁用每个SYSREF通道的单个通道启用位。
要重新同步一个或多个JESD204B从属设备，请使用以下过程：
设置感兴趣的SYSREF信道的信道启用（和SYNC启用位）。
为防止输出通道对同步请求做出响应，请禁用每个通道的sync启用掩码，使其在不进行相位调整的情况下继续正常运行。
发出重新发送的请求，使SYSREF信道相对于DCLK正确定相。
启用JESD204B从站对SYSREF通道的灵敏度。
如果SYSREF通道处于脉冲发生器模式，请从步骤3开始等待至少20个SYSREF周期，然后发出脉冲发生器请求。