嗨,欢迎来到兆亿微波官方商城!
服务热线: 010-62975458  17600099251
购物车图片 购物车 ( )
全部商品分类

关于 ESD 和 RF 设备您需要了解什么

2021/10/29 13:45:52
浏览次数: 9

静电放电 (ESD) 现象从一开始就存在。我们第一次接触 ESD 往往是在孩童时代,在干燥的冬日触碰金属门把手时,会有种触电的感觉——这就是静电放电。这种短暂的不适感通常对人类来说不是问题,但是即使是少量的 ESD 也有可能会损毁敏感电路。   


手机设计人员一直都面临着何时以及如何解决这一自然现象的挑战。本博客解释了系统级 ESD 保护为何如此重要,同时使大家能够了解提高移动设备中系统级 ESD 保护的测试模型和战略。


ESD 模型和波形的测试


人体和衣服一天可存储 500 V 至 2,500 V 静电电荷,但是人类只能感受到 3,000 至 4,000 V 的 ESD 脉冲。这远高于电子电路受损的水平,即使人类无法检测到。


设计人员必须从多方面解决 ESD 问题,对组件制造商来说,是在其设计阶段和设计工作结束之时。简而言之,ESD 保护需要一种多层面方案。


通常,集成电路 (IC) 制造商按照 ESD 行业标准设计、测试和验证其 IC。这可防止在 IC 生产或在 PC 板上组装时出现物理损坏。针对 ESD,通常进行的两种测试包括:


●     人体模型 (HBM)。这种测试模拟人体通过接触 IC 释放所积累的静电的 ESD 事件。采用一个带电的 100 pF 电容和一个 1.5 k? 放电电阻进行模拟。


关于 ESD 和 RF 设备您需要了解什么


●     带电设备模型 (CDM)。这种测试模拟在生产设备和工艺中发生的充电和放电事件。设备在一些摩擦工艺中或静电感应过程中获得电荷,然后突然接触到一个接地物体或表面。


关于 ESD 和 RF 设备您需要了解什么


虽然设备级测试有助于衡量 IC 的 ESD 稳健性,但系统级测试可衡量现场的电子设备保护(即原始设备制造商 [OEM] 设备或终端产品)。


为了更好地了解最终产品所需的 ESD 保护,OEM 应采用系统级 ESD 方法进行设计,然后按照国际电工委员会 (IEC) ESD 标准 61000-4-2 测试最终产品。IEC 61000-4-2 被视为终端产品 ESD 测试和评级的行业标准。该测试可确定系统对现场外部 ESD 事件的易损性。


下图比较了三种脉冲的能量和峰值电流:


●     系统级 IEC 61000-4-2


●     设备级 HBM


●     设备级 CDM


IEC ESD 事件脉冲显然更强,因此系统中的设备更加难以通过。尽管设备级测试(HBM 和 CDM)比较有用,且可提供 ESD 稳健性的基准,但在系统级 IEC 测试期间并不总是能够确定生存性。


关于 ESD 和 RF 设备您需要了解什么

为进一步展示这一概念,下表显示了组件测试和系统级 IEC 测试之间的差异。大家可以看到,差异很大,系统应力水平更高。总而言之:较之于设备级设计,系统设计必须满足更严苛的要求。


关于 ESD 和 RF 设备您需要了解什么


测试不充分的问题


在开发阶段进行系统级 ESD 测试可能会是个问题。例如,测试评估/不完整板组件上的 ESD 并不能代表所有情况。这些组件的结果并不保证完整系统的最终结果。


设备级 ESD 测试(即 HBM 和 CDM)旨在通过适当的 ESD 控制在工厂生成适合分立式组件的可重复且可再现的结果。这就是所谓的 ESD 保护区 (EPA)。然而,这些测试并不是为了解决现实世界中 EPA 范围之外的全部产品级 ESD 事件。


实现产品稳健性的关键:系统级 ESD


相反,ESD 稳健型系统设计的关键是要考虑 ESD 在系统中的影响。为了获得系统级视角,设计人员必须了解并解决以下问题:


●     系统级应力事件及其对整个产品的影响。设备级 ESD 测试结果只能为系统 ESD 设计提供非常少的信息,因为它们无法反映电子设备在 IEC ESD 事件期间经历了什么。


●     系统中板级相互作用,以及在 ESD 应力作用下与电子部件外部接触的引脚瞬态行为。


●     高效的表征化方法(如组件级传输线路脉冲 (TLP) 数据),用于分析 IC、板和系统的相互作用。


系统级 ESD 保护战略取决于物理设计、产品要求和产品成本。


最佳方法:系统高效 ESD 设计 (SEED)


系统高效 ESD 设计 (SEED)是一种系统级方法,考虑了系统中所有组件的瞬态响应。SEED 方法还包括对 IC 引脚上 PC 板外部端口施加的 IEC 应力的物理影响。 


SEED 是一种实现板载和片上 ESD 保护的协同设计方法。利用 SEED,您可以分析和实现系统级 ESD 稳健性。该方法要求对 ESD 应力事件期间外部 ESD 脉冲之间的相互作用、完整的系统级板设计以及设备引脚特性有一个全面的了解。


SEED 方法是实现对称且稳健的系统级 ESD 保护的最佳方法。如下图所示,SEED 利用以下信息设计系统级 ESD 保护:


●     准静态 TLP 电流电压 (I-V) 曲线数据


●     瞬态模拟


●     S 参数 PC 板数据


●     IC I-V 电路测量 

关于 ESD 和 RF 设备您需要了解什么


我们将在本博客系列的第 2 部分和第 3 部分详细介绍 SEED。这一部分主要是对 SEED 进行概述:


●     PC 板的 ESD 保护为一级保护,可防止对 IC 或系统造成物理损坏。


●     片上保护发挥二级保护的作用。


SEED 的基本概念旨在防止具有损坏性质的 ESD 脉冲抵达内部 IC 引脚。通过执行和分析 ESD 系统级模拟可实现适当的系统级 ESD 设计。


接下来:RF 前端设计的 ESD 保护战略


众所周知,在手机设计中战略性地实现 ESD 至关重要。这样做可缩短设计工程周期时间,减少 ESD 故障和研发开支。


在本博客系列的后续博客中,我们将深入探讨 ESD 保护组件以及减少 ESD 对移动 RF 设计影响的不同战略。第 3 部分将解释如何利用模拟和建模确定系统级 ESD 保护。


在线留言询价
推荐阅读
  • 点击次数: 1
    2026-02-06
    AD620 是亚德诺半导体(ADI)生产的经典低功耗仪表放大器,广泛应用于传感器信号调理、医疗电子设备等领域。这段话展示了其在压力传感器和心电图监测中的典型应用,强调了低噪声、低功耗、小尺寸等关键优势。压力测量虽然 AD620 在许多桥式应用(如称重秤)中很有用,但它特别适合于由较低电压供电的高阻抗压力传感器,其中小尺寸和低功耗变得更加重要。上图显示了一个由 5V 供电的 3kΩ 压力传感器桥。在这种电路中,该电桥仅消耗 1.7mA。添加 AD620 和缓冲分压器后,信号调理的总电源电流仅为 3.8mA。小尺寸和低成本使 AD620 对电压输出压力传感器特别有吸引力。由于它具有低噪声和低漂移,它也适用于诊断性无创血压测量等应用。医疗心电图(ECG)AD620 的低电流噪声使其可用于心电图监测仪(如下图),其中 1MΩ 或更高的高源阻抗并不罕见。AD620 的低功耗、低电源电压要求以及节省空间的 8 引脚 mini-DIP 和 SOIC 封装,使其成为电池供电数据记录器的绝佳选择。此外,AD620 的低偏置电流和低电流噪声,加上其低电压噪声,改善了动态范围以获得更好的性能。电容 C1 的值被选择用于维持右腿驱动环路的稳定性。必须为此电路添加适当的保护措施(如隔离),以保护患者免受可能的伤害。
  • 点击次数: 1
    2026-02-06
    内部/外部参考源AD7616 可以使用内部或外部参考源工作。该器件包含一个片内 2.5V 带隙基准。REFINOUT 引脚允许访问片内 4.096V 参考源,该参考源由内部产生的 2.5V 参考源生成,或者允许将 2.5V 外部参考源施加到AD7616。外部施加的 2.5V 参考源也会通过内部缓冲器放大到 4.096V。这个 4.096V 缓冲参考源是 SAR ADC 使用的参考源。REFSEL 引脚是一个逻辑输入引脚,允许用户在内部参考源和外部参考源之间进行选择。如果此引脚设置为逻辑高电平,则选择并使能内部参考源。如果此引脚设置为逻辑低电平,则禁用内部参考源,必须将外部参考电压施加到 REFINOUT 引脚。内部参考缓冲器始终使能。完全复位后,AD7616 根据 REFSEL 引脚在复位前选择的状态工作在相应的参考模式下。REFINOUT 引脚对于内部和外部参考源选项都需要去耦。REFINOUT 引脚和 REFINOUTGND 之间需要一个 100 nF X8R 陶瓷电容。AD7616 包含一个配置为将参考电压放大到约 4.096V 的参考缓冲器。REFCAP 和 REFGND 之间需要一个 10 μF X5R 陶瓷电容。REFINOUT 引脚可用的参考电压为 2.5V。当 AD7616 配置为外部参考模式时,REFINOUT 引脚是高阻抗输入引脚。如果要在系统其他位置应用内部参考源,必须先进行外部缓冲。
  • 点击次数: 1
    2026-02-06
    接地和布局容纳 AD9833 的印刷电路板(PCB)应设计为将模拟和数字部分分开,并限制在电路板的特定区域。这有助于使用可轻松分离的接地平面。对于接地平面,通常最好采用最少蚀刻技术,因为它能提供最佳的屏蔽效果。数字和模拟接地平面应仅在一点连接。如果 AD9833 是唯一需要 AGND 到 DGND 连接的器件,则接地平面应在 AD9833 的 AGND 和 DGND 引脚处连接。如果 AD9833 处于多个器件需要 AGND 到 DGND 连接的系统中,连接应在一点进行,该星形接地点应尽可能靠近 AD9833 建立。避免在器件下方布设数字线,因为这些线会将噪声耦合到芯片上。模拟接地平面应允许在 AD9833 下方延伸,以避免噪声耦合。AD9833 的电源线应使用尽可能宽的走线,以提供低阻抗路径并减少电源线上毛刺的影响。快速开关信号(如时钟)应使用数字接地进行屏蔽,以避免向电路板其他部分辐射噪声。避免数字和模拟信号的交叉。电路板相对两侧的走线应以直角相互走线。这减少了通过电路板的馈通效应。微带技术是目前最好的技术,但在双面电路板上并不总是可行。在这种技术中,电路板的元件侧专用于接地平面,信号放置在另一侧。良好的去耦很重要。AD9833 应使用 0.1 μF 陶瓷电容与 10 μF 钽电容并联进行电源旁路。为了从去耦电容获得最佳性能,应将其尽可能靠近器件放置,理想情况下直接紧贴器件。
  • 点击次数: 1
    2026-02-06
    串行接口AD9833 具有标准 3 线串行接口,兼容 SPI、QSPI™、MICROWIRE® 和 DSP 接口标准。数据以 16 位字的形式在串行时钟输入 SCLK 的控制下加载到器件中。该操作的时序图见下图。FSYNC 输入是一个电平触发输入,用作帧同步和芯片使能。仅当 FSYNC 为低电平时,数据才能传输到器件中。要开始串行数据传输,应将 FSYNC 拉低,同时遵守最小的 FSYNC 到 SCLK 下降沿建立时间 t₇。FSYNC 变低后,串行数据在 SCLK 的 16 个时钟周期的下降沿移入器件的输入移位寄存器。FSYNC 可在第 16 个 SCLK 下降沿之后拉高,同时遵守最小的 SCLK 下降沿到 FSYNC 上升沿时间 t₈。或者,FSYNC 可保持低电平持续多个 16 个 SCLK 脉冲,然后在数据传输结束时拉高。这样,可以在 FSYNC 保持低电平时连续加载 16 位字流;FSYNC 仅在最后一个字加载的第 16 个 SCLK 下降沿之后拉高。SCLK 可以是连续的,也可以在写操作之间空闲为高电平或低电平。在任何情况下,当 FSYNC 变低时(t₁₁),SCLK 必须为高电平。
  • 点击次数: 1
    2026-02-06
    电流限制和热过载保护ADP7182 通过电流限制和热过载保护电路防止因过度功耗而损坏。ADP7182 设计为当输出负载达到 -350 mA(典型值) 时限制电流。当输出负载超过 -350 mA 时,输出电压会降低以维持恒定的电流限制。器件包含热过载保护,将结温限制在最高 150°C(典型值)。在极端条件下(即高环境温度和功耗),当结温开始升至 150°C 以上时,输出关断,输出电流降为零。当结温降至 135°C 以下时,输出重新开启,输出电流恢复至其标称值。考虑 VOUT 对地硬短路的情况。起初,ADP7182 限制电流,仅允许 -350 mA 流入短路点。如果结的自热足以使其温度升至 150°C 以上,热关断将激活,关断输出并将输出电流降为零。随着结温冷却并降至 135°C 以下,输出重新开启并导通 -350 mA 流入短路点,再次导致结温升至 150°C 以上。这种在 135°C 和 150°C 之间的热振荡导致输出端出现 -350 mA 和 0 mA 之间的电流振荡,只要短路存在,这种振荡就会持续。电流和热限制保护旨在防止器件在意外过载条件下损坏。为确保可靠工作,必须外部限制器件功耗,使结温不超过 125°C。
热门分类
关于我们

───  公众号二维码  ───

兆亿微波商城微信公众号

兆亿微波商城www.rfz1.com是一个家一站式电子元器件采购平台,致力于为广大客户提供高质量、高性能的电子元器件产品。产品覆盖功放器件、射频开关、滤波器、混频器、功分器、耦合器、衰减器、电源芯片、电路板及射频电缆等多个领域,平台主营业务涵盖电子元器件现货销售、BOM配单及提供产品配套资料等,为客户提供一站式供应链采购服务。 

  • 品质 • 正品行货 购物无忧
  • 低价 • 普惠实价 帮您省钱
  • 速达 • 专业配送 按时按需
Copyright ©2020 - 2021 兆亿微波科技有限公司
X
1

QQ设置

    1
3

SKYPE 设置

4

阿里旺旺设置

5

电话号码管理

电话 电话 电话
010-62975458
    1
6

二维码管理

    1
返回顶部
展开