嗨,欢迎来到兆亿微波官方商城!
服务热线: 010-62975458  17600099251
购物车图片 购物车 ( )
全部商品分类

对比两种常见无线电架构,孰优孰劣?

2022/5/7 14:30:20
浏览次数: 210

  无线服务不断增长的需求不仅对我们有限的频谱资源构成挑战,还让无线电设计人员难以选择正确的无线电架构。合适的无线电架构不仅能提供可靠的性能,而且能简化无线电周围的电路,从而较大幅度地缩减成本、功耗和尺寸。在无线电部署不断增加的时代,满足需求的无线电应能容忍当前和未来的无线共存,否则这些无线共存可能会造成一连串干扰。本文将研究两种常见无线电架构,并且比较每种架构在解决日益增多的无线电站点共存问题这一独特挑战方面的优劣。


  日益增长的挑战——新的无线邻居


  无线革命开始于大约30年前,当时只有少数几个频段,并且大部分限制在900 MHz以下,通常每个国家和地区有一个频段。随着无线服务需求的增长,新频段不断增加,现在全球单独为5G NR就分配了49个频段,这还不包括毫米波分配。大多数较新的频谱都在2.1 GHz以上,频段覆盖500 MHz (n78)、775 MHz (n46)、900 MHz (n77)和多达1200 MHz (n96)。


  随着这些新频段上线,一大挑战是如何在传统频段中有阻塞的情况下确保接收机具有足够的性能。这主要来自部署位置的共站要求,在美国使用频段2、4和7,在其他地区使用频段1和3。这对于服务于n48 (CBRS)以及n77或n78的任何部分中的应用的宽带无线电尤其关键。


  未来无线需求将继续增长,共存和干扰的挑战始终存在。


  无线电设计与射频保护和选择性


  接收机设计的主要挑战之一是保护其不受干扰信号影响。从一开始,无线电工程师就寻求不同的方法来实现这一点,最初是使用简单粗暴的滤波,后来使用各种带分布式滤波的外差技术。经过多年发展,业界开发出三种主要架构来应对这些挑战:直接变频(零中频)、超外差(IF)和直接射频采样。虽然中频采样很流行,但它不是本文的重点。本文将着重比较射频采样和零中频,因为它们是目前无线领域中非常先进的实现方式。每种技术都会引入不同的工程权衡,对周围电路及其要求的影响也不同,这包括频率转换的方法、射频和基带增益的数量、射频镜像的处理方式以及滤波的实现方式和位置。这些权衡的详细信息如表2所示。


  增益分布和功耗


  射频采样和零中频在增益分配上有关键区别。如图2所示,射频采样将所有增益都放在射频域中,因为在处理信号时,无线电中的所有频率都保持不变。为了进行比较,图1显示了一个零中频架构。对于此架构,部分增益位于射频频率,但平衡是在频率转换后的基带。


 对比两种常见无线电架构,孰优孰劣?


  图1. 典型零中频信号链


  对比两种常见无线电架构,孰优孰劣?


  图2. 典型射频采样信号链


  两种架构都需要权衡取舍。从增益角度看,由于需要更高的压摆率,较高频率下的增益比较低频率下需要更多DC,尤其是当信号链中的信号逐渐变大时。这意味着与零中频相比,射频采样架构在线性射频部分(很大一部分增益位于DC)会消耗更多的功率。在较低频率下,压摆率较低,因此待机电流可以相应地减少。


  射频采样面临的挑战是需要在高频和相对较高电压(~1 V)下驱动大部分是容性的输入(采样电容)。相比之下,零中频输入是表现良好的50 Ω(或100 Ω)电阻,其进入基带放大器的求和节点;放大器提供增益,消除采样节点并将其与射频信号隔离,减少所提供增益要求的射频驱动。这对线性射频部分的功耗具有深远的影响,因为它通过消除第三射频增益级而将总射频功耗降低25%到50%,有利于零中频架构,而且基带所需的待机电流低于射频放大。


  除了线性功耗之外,还有与数字化相关的功耗。使用零中频转换器时,只需对所需带宽进行数字化。使用射频采样时,不仅宽射频带宽需要数字化,而且采样速率远远超过奈奎斯特要求。与带宽和采样速率相关的功耗都很高。确切的功耗取决于工艺,但采用相同的工艺实现时,对于典型的单频段应用,射频转换器的功耗比基带转换器高出大约125%。即使射频转换器可以对两个频段进行数字化,功耗仍然要高出40%。


对比两种常见无线电架构,孰优孰劣?


  表1. 不同架构中的增益分布


  镜像和杂散信号


  这些方案还有次要权衡因素。例如,零中频会引入LO泄漏和I/Q不匹配镜像项,而射频采样会因为转换器架构内的不匹配而引入交织杂散,以及转换器中的射频谐波和采样相关的抖动项。好消息是,无论架构如何,大多数镜像和杂散信号都可以通过各种背景算法得到解决。


  这两种架构具有截然不同的频率规划,这会影响处理混叠的方式以及必须应用多少射频(外部)滤波。除了架构杂散信号之外,所有无线电都会产生射频谐波并受到混叠影响。如果所需信号自然地位于第一奈奎斯特区之外,则射频采样无线电可利用混叠对所需信号进行下变频。然而,问题一般出在干扰信号的响应上,因为混叠之后,它可能会意外落在所需信号之上。这些信号必须通过细致的频率规划、高抑制度的射频滤波或足够高的采样速率(此时无混叠)来消除。每种措施都有利弊,需要慎重权衡。


  零中频架构将信号转换为基带(接近DC)。虽然肯定会产生射频谐波,但其在所有情况下都远离基带,并被典型零中频输入结构(下文会提到)的低通响应充分滤波。类似地,所使用基带采样器的相对较高采样速率和同样的输入结构也会环境混叠。


  零中频滤波器要求


  零中频架构的一个很容易被忽视的特性是,基带输入放大器通常构造为一个有源低通滤波器,其作为集成模拟滤波器运行,这大大减轻了模拟滤波器的负担。结合片内抽取滤波,它还能用作可编程通道滤波器,消除比奈奎斯特相关信号更近的信号。此外,零中频接收机内的采样器件通常包括反馈,可提供额外的带外抑制。实际上,这意味着无线电的带外区域比带内区域具有更大的满量程范围。正如AN-1354文章中所述以及图3中的简化图所示,零中频无线电本质上对带外信号具有良好的容忍度。图3中的纵轴表示相对于带内的会导致灵敏度下降3 dB的输入功率水平,它表明带内信号本身对带外信号具有容忍度,这是其他架构所没有的。


 对比两种常见无线电架构,孰优孰劣?


  图3. 片内零中频滤波影响的示例


  由于这种内置滤波,主要问题变成对射频前端(即LNA)的保护。对于FDD和某些TDD,典型配置是在第一级和第二级LNA之间使用一个SAW滤波器。有些TDD应用将SAW滤波器放在第二级之后,但第二级在大输入条件下是可旁路的,如图1所示。通常,SAW滤波器会提供大约25 dB的带外抑制,这里假设如此。除了SAW滤波器外,LNA的天线侧还需要一个与发射机共用的腔体滤波器。


  典型的LNA可能具有–12 dBm的输入1 dB压缩点。如果带外或共存要求为16 dBm,则必须将这些干扰信号滤波到比LNA的输入1 dB压缩点低约10 dB(或更多)的程度。抑制最低值为38 dB (+16 – –12 + 10)。加上SAW滤波器,零中频的输入端呈现的总带外抑制为63 dB。假设射频增益不滚降,并且算上到内核无线电输入的总滤波抑制,最大带外信号水平将为–20 dBm。这远低于典型的满量程,而且还会被前面说明过的片内滤波进一步衰减。与图3相比,该输入电平不会导致杂散信号或灵敏度下降。


  射频采样滤波器要求


  使用需要直接关注滤波的射频转换器架构时,有两个问题需要注意。首先,无论输入电平如何,任何信号都可能产生不需要的杂散信号,杂散信号可能占用与目标信号相同的频率。与交织相关的杂散通过算法处理,但架构杂散是另一个问题,因为这种杂散可能无法预测。对于许多较旧的射频转换器,这是对无线电性能的持续挑战。幸运的是,许多新型转换器包含某种形式的背景扰动,可以缓解这些问题并呈现相对干净的SFDR扫描,如图4所示。


对比两种常见无线电架构,孰优孰劣?


  图4. 带扰动的转换器示例


对比两种常见无线电架构,孰优孰劣?


  表2. 架构之间的工程权衡


  在该SFDR与输入电平的关系曲线中,值得注意的是,由于转换器中的压摆率限制,前15 dB显示出恶化,这通常会产生很强的第二和第三谐波,必须予以消减。一旦射频输入低于此电平,谐波和架构杂散通常就不再是问题(请检查转换器性能以验证)。对于1 dBm的满量程,可以预期,当进入转换器的带外信号被抑制到-14 dBm以下时,杂散信号将显著减少。对于50 dB的转换增益,如表2所示,这相当于天线的-64 dBm。如果输入可能为16 dBm,则对于无混叠情况,射频滤波需要为80 dB或更多。假设SAW滤波器提供25 dB,那么腔体滤波器需要提供55 dB才能充分保护射频ADC,避免因带外信号而产生非线性,并且保护第一级LNA的输入,防止其被带外信号驱动成非线性状态。此例代表一个表现良好的转换器,但应仔细检查所选择的转换器的SFDR与输入电平的关系,以确定是否需要更多滤波。


  基于当前商用芯片的射频转换器架构还有一个值得担忧的问题,那就是混叠保护。当前射频转换器基于工作速率在3 GSP到6 GSP之间的内核。在这些较低速率下,若不使用高抑制度的滤波来减轻混叠的影响,就不可能避免混叠项。只有采样速率达到两位数的GHz,此问题才会减轻。


  为了考虑混叠对滤波器要求的影响,一种简化办法是考虑对单个源元件的保护,避免混叠16 dBm的共站要求。目标是将干扰信号抑制到一定程度,使其混叠到所需的RB也不会影响性能;应对其充分滤波,防止发生任何负面影响。在大约0 dB SNR时,基于G-FR1-A1-4信号的广域参考通道的信号电平将为每RB -118.6dBm。因此,必须通过滤波将滋扰信号降低10 dB至15 dB,或约-130 dBm,以防止影响性能。这样,总抑制需求约为150 dB,其中腔体滤波器需要提供大约125 dB,SAW滤波器提供其余的滤波。


  滤波器总结


  图5显示了射频采样和零中频的腔体滤波器要求。由于射频采样架构具有两个独立的要求,因此限制最严的要求占据主导地位,可实现的滤波器只需满足最严格或125 dB的抑制以覆盖整个频段。虽然这种滤波很容易获得,但不利的一面是滤波器尺寸很大。相比之下,零中频架构仅需要40 dB的抑制,使用一个4腔体滤波器就能实现这种性能,因此重量和尺寸显著减小。


 对比两种常见无线电架构,孰优孰劣?


  图5. 腔体滤波器要求


  结论


  总之,零中频和射频采样架构都能提供出色的能力。然而,如果目标是优化成本、重量和尺寸,那么零中频架构在多个方面胜出。从功耗角度看,集成了大部分模拟增益的零中频架构具有令人信服的节电效果。同样,当考虑滤波的影响时,零中频也有显著降低滤波要求的潜力。虽然滤波器的成本差异可能很小,但根据所需腔体的数量,这些滤波器的尺寸和重量减少应会超过50%。


在线留言询价
推荐阅读
  • 点击次数: 0
    2026-03-24
    主 CPUCC1310 SimpleLink 无线 MCU 内置 ARM Cortex-M3 (CM3) 32 位处理器,负责运行应用程序及协议栈的高层部分。CM3 处理器提供了一个高性能、低成本的平台,满足系统对内存实现和低功耗的需求,同时提供卓越的运算性能和对中断的出色响应能力。CM3 的特性包括:为小尺寸嵌入式应用优化的 32 位 ARM Cortex-M3 架构出色的处理能力结合快速中断处理ARM Thumb®-2 混合 16/32 位指令集,在通常与 8/16 位器件相关的紧凑内存空间(几 KB)内,实现 32 位 ARM 核预期的高性能:单周期乘法指令和硬件除法原子位操作(位带),最大化内存利用率并简化外设控制非对齐数据访问,使数据能高效打包进内存快速代码执行允许降低处理器时钟频率或延长睡眠模式时间哈佛架构,具有独立的指令总线和数据总线高效的处理器核心、系统和内存面向数字信号处理的硬件除法和快速乘累加单元用于信号处理的饱和算术运算确定性、高性能的中断处理,适用于时间关键型应用增强的系统调试功能,支持广泛的断点和跟踪能力串行线跟踪减少调试和追踪所需的引脚数量可从 ARM™ 处理器家族迁移,以获得更好的性能和能效针对单周期闪存内存使用优化集成睡眠模式,实现超低功耗每 MHz 提供 1.25 DMIPSRF 核心RF 核心是一个高度灵活且功能强大的无线电系统,它接口模拟 RF 和基带电路,处理来自系统侧的数据并向其发送数据,并按给定包结构组装信息比特。RF 核心可自主处理无线电协议中的时间关键部分,从而减轻主 CPU 负担,为用户应用留出更多资源。RF 核心提供高级、基于命令的 API 供主 CPU 调用。RF 核心支持多种调制格式、频段和加速器功能,包括:广泛的数据速率范围:从 625 bps(提供长距离和高鲁棒性)到高达 4 Mbps广泛的调制格式:多级...
  • 点击次数: 1
    2026-03-24
    为简化系统设计,TPA3255 电子元器件除典型的 51V 功率级电源外,仅需一个 12V 电源。内部电压调节器可为数字电路和低压模拟电路(AVDD 和 DVDD)提供合适的电压电平。此外,所有需要浮动电源的电路——即高侧栅极驱动——均由内置自举电路支持,每个半桥仅需一个外部电容。音频信号路径(包括栅极驱动和输出级)被设计为两个相同且独立的半桥结构。因此,每个半桥拥有独立的自举引脚(BST_X)。功率级电源引脚(PVDD_X)与栅极驱动电源引脚(GVDD_X)在每座全桥上相互分离。尽管两者可从同一 12V 电源供电,但建议通过印刷电路板(PCB)上的 RC 滤波器分别连接至 GVDD_AB、GVDD_CD、VD 和 VDD。这些 RC 滤波器可提供推荐的高频隔离。应特别注意将去耦电容器尽可能靠近其对应引脚放置。通常,从电源引脚经过去耦电容到器件引脚的物理回路必须尽可能短,并尽量减少面积,以最小化电感。为确保自举电路正常工作,必须在每个自举引脚(BST_X)与功率级输出引脚(OUT_X)之间连接一个小陶瓷电容。当功率级输出为低电平时,自举电容通过内部二极管由栅极驱动电源引脚(GVDD_X)充电;当功率级输出为高电平时,自举电容电位被抬升至高于输出电位,从而为高侧栅极驱动器提供合适的电压。建议使用 33nF 陶瓷电容(尺寸 0603 或 0805)作为自举电容。即使在最小 PWM 占空比下,这些 33nF 电容也能储存足够能量,确保高侧功率场效应管(LDMOS)在 PWM 周期剩余时间内保持完全导通。需特别关注功率级电源部分:包括元器件选型、PCB 布局与布线。如前所述,每座全桥均配备独立的功率级电源引脚(PVDD_X)。为实现最佳电气性能、电磁兼容性(EMI)合规性及系统可靠性,强烈建议每个 PVDD_X 节点就近并联一个 1μF 陶瓷去耦电容。推荐遵循 PCB 布局中的 T...
  • 点击次数: 2
    2026-03-24
    AD633 电子元器件评估板使用户能够轻松控制 AD633,从而进行简单的 bench-top 实验。其内置的灵活性允许便捷配置,以适应其他工作模式。下图是 AD633 评估板的照片。任何能够提供 ±10 mA 或更大电流的双极性电源均可用于执行预期测试,此外还可根据用户需求连接任意测试设备。参考下图的原理图,乘法器的输入为差分且直流耦合。三个位置滑动开关增强了灵活性,使乘法器输入可连接至有源信号源、接地,或直接连接至器件引脚以进行直接测量(如偏置电流)。输入可以单端或差分方式连接,但必须提供通往地的直流通路以支持偏置电流。若某输入源的阻抗非零,则需在相反极性输入端接入等值阻抗,以避免引入额外的失调电压。AD633-EVALZ 可通过开关 S1 配置为乘法器或除法器模式。图1 至图4分别展示了信号、电源和地平面的布线 artwork;图 5 显示了元件面和电路面的丝印层;图 6 展示了组装后的实物。图1-图4图5图6
  • 点击次数: 2
    2026-03-24
    以下是子类 1 高速串行链路建立过程的简要概述。步骤 1 — 码组同步每个接收器必须在其输入数据流中定位 /K/(K28.5)字符。当所有链路上检测到连续四个 /K/ 字符后,接收器块会向发射器块断言 SYNCOUTx± 信号,该信号在接收器的 LMFC 边沿处触发。发射器捕获 SYNCOUTx± 信号的变化,并在未来的发射器 LMFC 上升沿启动 ILAS(初始链路对齐序列)。步骤 2 — 初始链路对齐序列此阶段的主要目的是对齐链路的所有通道,并验证链路参数。在链路建立之前,需为每个链路参数指定值,以告知接收设备如何向接收块发送数据。ILAS 由四个或更多多帧组成。每个多帧的最后一个字符是多帧对齐字符 /A/。第一、第三和第四多帧填充预定义的数据值。JESD204B 规范文档第 8.2 节描述了 ILAS 期间预期的数据 ramp。解帧器使用每个 /A/ 的最终位置来对齐其内部的 LMFC。第二个多帧包含一个 /R/(K28.0)、/Q/(K28.4),以及对应于链路参数的数据。如有需要,接收器可添加额外的多帧至 ILAS。默认情况下,AD9173 在 ILAS 中使用四个多帧(可通过寄存器 0x478 修改)。若使用子类 1,则必须恰好使用四个多帧。在最后一个 ILAS 的 /A/ 字符之后,多帧数据开始流式传输。此时,接收器调整 /A/ 字符的位置,使其与自身内部 LMFC 对齐。步骤 3 — 数据流传输在此阶段,数据从发射器块流向接收器块。可选地,数据可进行扰码。扰码仅在 ILAS 后的第一个八位组才开始生效。接收器块处理并监控所接收数据中的错误,包括以下内容:不良运行 disparity(8b/10b 错误)不在表中(8b/10b 错误)意外控制字符错误 ILAS通道间偏斜误差(通过字符替换检测)若存在任何上述错误,将通过以下方式之一报告给发射...
  • 点击次数: 1
    2026-03-24
    AD9173 是一款 16 位双通道射频数模转换器(DAC)电子元器件,配备高速 JESD204B SERDES 接口,符合子类 0 和子类 1 操作规范。通过AD9173功能图可以看出:每个 DAC 核心包含三个可独立旁路的通道化器,支持每通道最高 1.54 GSPS 的复数据速率输入。八个高速串行链路以每通道最高 15.4 Gbps 的速率向通道数据路径传输数据。JESD204B 接口支持单链路和双链路工作模式,具体取决于所选模式配置。与 LVDS 或 CMOS 接口相比,SERDES 接口简化了引脚数量、电路板布局及器件输入时钟要求。上图:AD9173功能图输入数据的时钟源自 DAC 时钟或由设备时钟(根据 JESD204B 规范)提供。该设备时钟可由片上 PLL 生成的 DAC 参考时钟驱动,也可使用高保真度外部 DAC 采样时钟。器件可配置为每链路 1、2、3、4 或 8 线模式,具体取决于所需输入数据速率。AD9173 的数字数据路径为通道数据路径和主数据路径均提供可选的 (1×) 插值模式。此外,根据所选模式,通道数据路径还支持 2×、3×、4×、6× 和 8× 插值选项;主数据路径则支持 2×、4×、6×、8× 和 12× 插值选项。对于每个通道数字数据路径(当未使用 1× 通道插值时),均提供可编程增益级和 NCO 模块。NCO 模块具备 48 位模数 NCO 振荡器,可实现近乎无限精度的数字频率偏移信号处理。NCO 可在纯 NCO 模式下独立运行,通过 SPI 接口输入可编程直流值,或通过 SERDES 接口与数字数据路径结合数字数据进行控制。在三个通道化数据路径末端,一个求和节点将三路通道数据路径合并,最高可达 1.54 GSPS,随...
热门分类
关于我们

───  公众号二维码  ───

兆亿微波商城微信公众号

兆亿微波商城www.rfz1.com是一个家一站式电子元器件采购平台,致力于为广大客户提供高质量、高性能的电子元器件产品。产品覆盖功放器件、射频开关、滤波器、混频器、功分器、耦合器、衰减器、电源芯片、电路板及射频电缆等多个领域,平台主营业务涵盖电子元器件现货销售、BOM配单及提供产品配套资料等,为客户提供一站式供应链采购服务。 

  • 品质 • 正品行货 购物无忧
  • 低价 • 普惠实价 帮您省钱
  • 速达 • 专业配送 按时按需
Copyright ©2020 - 2021 兆亿微波科技有限公司
X
1

QQ设置

    1
3

SKYPE 设置

4

阿里旺旺设置

5

电话号码管理

电话 电话 电话
010-62975458
    1
6

二维码管理

    1
返回顶部
展开