嗨,欢迎来到兆亿微波官方商城!
服务热线: 010-62975458  17600099251
购物车图片 购物车 ( )
全部商品分类

TI功能安全栅极驱动诊断保护特性概述

2022/11/24 9:01:51
浏览次数: 7

  TI推出的功能安全栅极驱动UCC5870-Q1,旨在帮助客户实现电驱系统功能安全ASIL-D等级。其内部集成了丰富的保护以及诊断机制,对栅极驱动器本身以及开关管进行保护,可优化设计成本,简化设计复杂度。本文将对UCC5870-Q1内置的这部分诊断保护机制进行概述。


  栅极驱动器保护


TI功能安全栅极驱动诊断保护特性概述


  对UCC5870-Q1本身进行监控保护的机制主要是过温警示(TWN),热关断(TSD)以及丰富的内部自检(BIST)。


  过热保护(TWN和TSD)是在IC上电后运行过程中持续监控的。分成原边和副边的TWN和TSD。其中,TWN是当die结温超过TWN_SET触发, 原副边可以分别使能。TWN可以设置是否在nFLT2 pin 脚报警, 相应状态寄存器置位,但IC不会有其他保护动作。


  TSD是当die温度升到更高,超过TSD_SET时触发的。其中当原边TSD发生,IC会重新回到RESET状态,SPI无法通讯,输出被拉低。而副边TSD,类似地,输出会直接被拉低。但此时nFLT1如果没有被设置成屏蔽状态,则拉低,而且仍然可以通过SPI通讯,此时可能读取到相应的错误状态寄存器置位(由于TSD后副边电路被关断而导致原副边通讯中断,副边热关断的状态位可能没有被置位,此外,由于副边电路已经关断,可能会伴随时钟以及内部通讯故障状态位置位)。只有当IC冷却到阈值,如果是副边TSD,则还需要重新上下电VCC2,再重新完成上电初始化流程,IC才能重新输出。


  UCC5870-Q1作为TI Functional Safety-Compliant的器件,集成了丰富的内部自检(BIST),它是一种对内部诊断保护机制本身作诊断的机制。可以分成电源轨保护机制自检(ABIST),以及各项保护的功能自检(Function BIST)。运行时,会内部模拟故障的产生,来诊断相应的保护是否按要求动作。


  其中,ABIST会在IC上电时自动完成,期间会模拟VCC1, VCC2, VEE2以及内部电源轨的过欠压条件,此时在外部无法测试到电源电压的波动。如果内部比较器逻辑错误,没法准确检测到故障状态,则会有相应Analog BIST fault状态位置位,而且IC输出拉低。


  功能自检是针对内部其他功能性的保护机制,比如DESAT, INP, STP, GM, SCP/OCP, PS_TSD, VCECLP等保护功能。这些自检需要手动写CONTROL*寄存器相应位来执行模拟故障的过程。可以在CONFIGURATION 2模式或者 ACTIVE模式执行相应的自检。


  功率开关管保护


  UCC5870-Q1 同时集成了丰富的安全机制,对功率开关管进行相关诊断和保护。包括过流/短路和过温类的保护(OCP, SCP, DESAT, 功率管热关断),关断类的保护(2LTOFF, STO, VCE CLAMP, internal and external MILLER CLAMP), 输入输出状态检测和保护(Gate monitor, STP),另外,还有TI 特有的开关管健康状态监控。


  过流/短路保护


  首先,过流和短路保护的关键,是在开关管短路耐受时间(SCWT)内,关断开关管,避免短路产生的热量把开关管损坏。同时兼顾防止误动作,功率耗散,高精度,低成本,设计简易等要点。


  OCP和SCP是基于检测流过分流电阻器上的电流压降而判断的过流/短路保护机制。通过UCC5870-Q1集成的ADC通道(AI2, AI4, AI6)采样,可根据选用的功率开关管和分流电阻器的实际参数,设定不同的消隐时间,阈值电压。为了降低损耗和寄生参数的干扰,通常这种保护机制不直接检测著主功率电路的电流,而是检测集成了电流镜的功率开关(senseFET)管按比例缩小后的电流。而集成了senseFET的功率模组则可能提高了系统的成本。


  另一类过流保护机制,是退饱和短路保护。它是利用IGBT 超过VCE 转折电压,从饱和区进入有源区后,VCE电压迅速增大而集电极电流不随之增长的特点,直接检测VCE的转折电压,来判断短路事件。其中,VCE转折电压和VGE电压有关, IGBT的正常工作VCE电压一般是1-3V,且转折电压较低,能通过简单的外围电路实现有效的过流保护。而相同规格的SiC Mosfet,由于其内部晶体(die)的面积更小,对关断时间的限制更苛刻,然而SiC Mosfet的转折电压通常却更高,同时,由于SiC Mosfet的高速开关特性,又需要较长的消隐时间来避免高噪声导致的误触发。因此,针对SiC Mosfet的退饱和过流保护的外围电路设计要求更苛刻。


  关断类保护


  短路保护时需要兼顾关断时高di/dt导致的过冲(overshoot)和关断损耗问题。为了实现可靠关断,UCC5870-Q1有多种关断方法。首先,短路保护和功率管热关断保护都可以灵活配置关断模式为软关断(STO)或者两级关断(2LTOFF)。其中,STO是将驱动的灌电流限制在设定的值,减缓关断斜率,从而减缓VCE 过冲。而如果STO无法满足限制过冲的目的,可考虑更激进的两级关断。它先按照设定灌电流值,把门级电压降至设定的平台电压,这个平台电压使开关管处于放大区,从而通过控制栅极电压控制住漏极电流。在平台区保持设定的时间,然后可选择通过软关断或者普通关断把平台电压放电至VEE。


  有源钳位(VCECLP)则在正常运行过程中直接监控集电极电压,一旦VCE超过外围TVS管的雪崩击穿电压,且经过一定的消隐时间(由VCECLP pin脚外围的RC网络参数决定),则驱动能力由正常的灌电流降低至软关断电流值,并持续设定的时间,从而降低过冲电压。


  而米勒钳位则是为了应对开关管正常关断时,由于高dv/dt耦合开关管寄生电容产生的米勒电流,流经驱动电阻导致IGBT VGE产生异常压降而重新误导通的问题。米勒钳位为米勒电流提供了低阻抗通路,使开关管即便在高速开关场景也能可靠关断。UCC5870-Q1提供的内部/外部米勒钳位配置选项,可灵活地针对不同的下拉能力需求,寄生参数以及layout设计来选择。


  输入输出状态检测保护


  为防止上下管直通而导致严重的烧毁,UCC5870-Q1集成STP来避免直通。PWM输入引脚分为IN+和IN-,且在同一组半桥驱动的配置中,上管驱动的IN+连接下管驱动IN-。当内部死区时间CFG1[TDEAD]设置成0,若IN+和IN-同时高电平,则报错,且按配置做相应保护动作。当内部死区时间CFG1[TDEAD]设置成大于0,则会在输出时自动插入相应的死区时间,避免直通。


  为保证输入输出电平的一致性,UCC5870-Q1内部集成了2种PWM通道信号完整性检测机制。其中,GM_Fault机制是直接检测输出实际电压并转换成逻辑电平,与输入IN+逻辑电平比较。为了防止电平转换阶段误报,可灵活配置消隐时间。


  开关管健康状态检测


  最后,介绍一下UCC5870-Q1特有的开关管健康状态检测。根据权威论文的实测数据[4],由于开关管导通阈值VGTH在考虑不同因数影响下,相对于开关次数展现出更清晰稳定的单调性趋势, VGTH是监控开关管健康状态的理想参数。而UCC5870-Q1集成的检测VGTH方法如下。当通过CONTROL2[VGTH_MEAS]位使能VGTH? 监控,则DESAT和OUTH间的开关管导通,给外部功率开关管门级恒流充电。当门级电压达到导通阈值VGTH ,主功率开关管开始导通,内部恒流源电流换流,全部流经DESAT pin脚外部二极管和功率开关管,即门级电压被自动钳位在VGTH 。内部ADC从使能命令开始经过固定的消隐时间tdVGTHM后即可采到实时的开关管VGTH。MCU根据采回的实时VGTH即可判断实时开关管的健康状态。


TI功能安全栅极驱动诊断保护特性概述


  总结


  UCC5870-Q1集成了丰富强大的保护功能,可靠保护开关管以及驱动芯片在复杂而恶劣的电驱环境中运行。本文对这些保护功能的设计目的,触发条件,保护逻辑以及相关配置进行了说明,有助于工程师全面了解UCC5870-Q1的特点。


在线留言询价
推荐阅读
  • 点击次数: 0
    2026-03-24
    主 CPUCC1310 SimpleLink 无线 MCU 内置 ARM Cortex-M3 (CM3) 32 位处理器,负责运行应用程序及协议栈的高层部分。CM3 处理器提供了一个高性能、低成本的平台,满足系统对内存实现和低功耗的需求,同时提供卓越的运算性能和对中断的出色响应能力。CM3 的特性包括:为小尺寸嵌入式应用优化的 32 位 ARM Cortex-M3 架构出色的处理能力结合快速中断处理ARM Thumb®-2 混合 16/32 位指令集,在通常与 8/16 位器件相关的紧凑内存空间(几 KB)内,实现 32 位 ARM 核预期的高性能:单周期乘法指令和硬件除法原子位操作(位带),最大化内存利用率并简化外设控制非对齐数据访问,使数据能高效打包进内存快速代码执行允许降低处理器时钟频率或延长睡眠模式时间哈佛架构,具有独立的指令总线和数据总线高效的处理器核心、系统和内存面向数字信号处理的硬件除法和快速乘累加单元用于信号处理的饱和算术运算确定性、高性能的中断处理,适用于时间关键型应用增强的系统调试功能,支持广泛的断点和跟踪能力串行线跟踪减少调试和追踪所需的引脚数量可从 ARM™ 处理器家族迁移,以获得更好的性能和能效针对单周期闪存内存使用优化集成睡眠模式,实现超低功耗每 MHz 提供 1.25 DMIPSRF 核心RF 核心是一个高度灵活且功能强大的无线电系统,它接口模拟 RF 和基带电路,处理来自系统侧的数据并向其发送数据,并按给定包结构组装信息比特。RF 核心可自主处理无线电协议中的时间关键部分,从而减轻主 CPU 负担,为用户应用留出更多资源。RF 核心提供高级、基于命令的 API 供主 CPU 调用。RF 核心支持多种调制格式、频段和加速器功能,包括:广泛的数据速率范围:从 625 bps(提供长距离和高鲁棒性)到高达 4 Mbps广泛的调制格式:多级...
  • 点击次数: 1
    2026-03-24
    为简化系统设计,TPA3255 电子元器件除典型的 51V 功率级电源外,仅需一个 12V 电源。内部电压调节器可为数字电路和低压模拟电路(AVDD 和 DVDD)提供合适的电压电平。此外,所有需要浮动电源的电路——即高侧栅极驱动——均由内置自举电路支持,每个半桥仅需一个外部电容。音频信号路径(包括栅极驱动和输出级)被设计为两个相同且独立的半桥结构。因此,每个半桥拥有独立的自举引脚(BST_X)。功率级电源引脚(PVDD_X)与栅极驱动电源引脚(GVDD_X)在每座全桥上相互分离。尽管两者可从同一 12V 电源供电,但建议通过印刷电路板(PCB)上的 RC 滤波器分别连接至 GVDD_AB、GVDD_CD、VD 和 VDD。这些 RC 滤波器可提供推荐的高频隔离。应特别注意将去耦电容器尽可能靠近其对应引脚放置。通常,从电源引脚经过去耦电容到器件引脚的物理回路必须尽可能短,并尽量减少面积,以最小化电感。为确保自举电路正常工作,必须在每个自举引脚(BST_X)与功率级输出引脚(OUT_X)之间连接一个小陶瓷电容。当功率级输出为低电平时,自举电容通过内部二极管由栅极驱动电源引脚(GVDD_X)充电;当功率级输出为高电平时,自举电容电位被抬升至高于输出电位,从而为高侧栅极驱动器提供合适的电压。建议使用 33nF 陶瓷电容(尺寸 0603 或 0805)作为自举电容。即使在最小 PWM 占空比下,这些 33nF 电容也能储存足够能量,确保高侧功率场效应管(LDMOS)在 PWM 周期剩余时间内保持完全导通。需特别关注功率级电源部分:包括元器件选型、PCB 布局与布线。如前所述,每座全桥均配备独立的功率级电源引脚(PVDD_X)。为实现最佳电气性能、电磁兼容性(EMI)合规性及系统可靠性,强烈建议每个 PVDD_X 节点就近并联一个 1μF 陶瓷去耦电容。推荐遵循 PCB 布局中的 T...
  • 点击次数: 2
    2026-03-24
    AD633 电子元器件评估板使用户能够轻松控制 AD633,从而进行简单的 bench-top 实验。其内置的灵活性允许便捷配置,以适应其他工作模式。下图是 AD633 评估板的照片。任何能够提供 ±10 mA 或更大电流的双极性电源均可用于执行预期测试,此外还可根据用户需求连接任意测试设备。参考下图的原理图,乘法器的输入为差分且直流耦合。三个位置滑动开关增强了灵活性,使乘法器输入可连接至有源信号源、接地,或直接连接至器件引脚以进行直接测量(如偏置电流)。输入可以单端或差分方式连接,但必须提供通往地的直流通路以支持偏置电流。若某输入源的阻抗非零,则需在相反极性输入端接入等值阻抗,以避免引入额外的失调电压。AD633-EVALZ 可通过开关 S1 配置为乘法器或除法器模式。图1 至图4分别展示了信号、电源和地平面的布线 artwork;图 5 显示了元件面和电路面的丝印层;图 6 展示了组装后的实物。图1-图4图5图6
  • 点击次数: 2
    2026-03-24
    以下是子类 1 高速串行链路建立过程的简要概述。步骤 1 — 码组同步每个接收器必须在其输入数据流中定位 /K/(K28.5)字符。当所有链路上检测到连续四个 /K/ 字符后,接收器块会向发射器块断言 SYNCOUTx± 信号,该信号在接收器的 LMFC 边沿处触发。发射器捕获 SYNCOUTx± 信号的变化,并在未来的发射器 LMFC 上升沿启动 ILAS(初始链路对齐序列)。步骤 2 — 初始链路对齐序列此阶段的主要目的是对齐链路的所有通道,并验证链路参数。在链路建立之前,需为每个链路参数指定值,以告知接收设备如何向接收块发送数据。ILAS 由四个或更多多帧组成。每个多帧的最后一个字符是多帧对齐字符 /A/。第一、第三和第四多帧填充预定义的数据值。JESD204B 规范文档第 8.2 节描述了 ILAS 期间预期的数据 ramp。解帧器使用每个 /A/ 的最终位置来对齐其内部的 LMFC。第二个多帧包含一个 /R/(K28.0)、/Q/(K28.4),以及对应于链路参数的数据。如有需要,接收器可添加额外的多帧至 ILAS。默认情况下,AD9173 在 ILAS 中使用四个多帧(可通过寄存器 0x478 修改)。若使用子类 1,则必须恰好使用四个多帧。在最后一个 ILAS 的 /A/ 字符之后,多帧数据开始流式传输。此时,接收器调整 /A/ 字符的位置,使其与自身内部 LMFC 对齐。步骤 3 — 数据流传输在此阶段,数据从发射器块流向接收器块。可选地,数据可进行扰码。扰码仅在 ILAS 后的第一个八位组才开始生效。接收器块处理并监控所接收数据中的错误,包括以下内容:不良运行 disparity(8b/10b 错误)不在表中(8b/10b 错误)意外控制字符错误 ILAS通道间偏斜误差(通过字符替换检测)若存在任何上述错误,将通过以下方式之一报告给发射...
  • 点击次数: 1
    2026-03-24
    AD9173 是一款 16 位双通道射频数模转换器(DAC)电子元器件,配备高速 JESD204B SERDES 接口,符合子类 0 和子类 1 操作规范。通过AD9173功能图可以看出:每个 DAC 核心包含三个可独立旁路的通道化器,支持每通道最高 1.54 GSPS 的复数据速率输入。八个高速串行链路以每通道最高 15.4 Gbps 的速率向通道数据路径传输数据。JESD204B 接口支持单链路和双链路工作模式,具体取决于所选模式配置。与 LVDS 或 CMOS 接口相比,SERDES 接口简化了引脚数量、电路板布局及器件输入时钟要求。上图:AD9173功能图输入数据的时钟源自 DAC 时钟或由设备时钟(根据 JESD204B 规范)提供。该设备时钟可由片上 PLL 生成的 DAC 参考时钟驱动,也可使用高保真度外部 DAC 采样时钟。器件可配置为每链路 1、2、3、4 或 8 线模式,具体取决于所需输入数据速率。AD9173 的数字数据路径为通道数据路径和主数据路径均提供可选的 (1×) 插值模式。此外,根据所选模式,通道数据路径还支持 2×、3×、4×、6× 和 8× 插值选项;主数据路径则支持 2×、4×、6×、8× 和 12× 插值选项。对于每个通道数字数据路径(当未使用 1× 通道插值时),均提供可编程增益级和 NCO 模块。NCO 模块具备 48 位模数 NCO 振荡器,可实现近乎无限精度的数字频率偏移信号处理。NCO 可在纯 NCO 模式下独立运行,通过 SPI 接口输入可编程直流值,或通过 SERDES 接口与数字数据路径结合数字数据进行控制。在三个通道化数据路径末端,一个求和节点将三路通道数据路径合并,最高可达 1.54 GSPS,随...
热门分类
关于我们

───  公众号二维码  ───

兆亿微波商城微信公众号

兆亿微波商城www.rfz1.com是一个家一站式电子元器件采购平台,致力于为广大客户提供高质量、高性能的电子元器件产品。产品覆盖功放器件、射频开关、滤波器、混频器、功分器、耦合器、衰减器、电源芯片、电路板及射频电缆等多个领域,平台主营业务涵盖电子元器件现货销售、BOM配单及提供产品配套资料等,为客户提供一站式供应链采购服务。 

  • 品质 • 正品行货 购物无忧
  • 低价 • 普惠实价 帮您省钱
  • 速达 • 专业配送 按时按需
Copyright ©2020 - 2021 兆亿微波科技有限公司
X
1

QQ设置

    1
3

SKYPE 设置

4

阿里旺旺设置

5

电话号码管理

电话 电话 电话
010-62975458
    1
6

二维码管理

    1
返回顶部
展开