嗨,欢迎来到兆亿微波官方商城!
服务热线: 010-62975458  17600099251
购物车图片 购物车 ( )
全部商品分类

集成可实现平板相控阵天线设计

2020/11/18 17:21:35
浏览次数: 27

  【兆亿微波商城】:半导体技术的进步已使相控阵天线在整个行业中迅速发展。这种从机械转向天线向有源电子扫描天线(AESA)的转变始于几年前的军事应用,但最近在移动通信和5G卫星通信中迅速发展。薄型AESA具有诸如快速操纵能力,产生多种辐射方向图的能力以及更高的可靠性等优点;但是,这些天线需要先在IC技术上取得重大进步,然后才能广泛使用。平面相控阵需要以高集成度,低功耗和高效率运行的设备,以便用户可以将这些组件安装在天线阵后面,同时将产生的热量保持在可接受的水平。

  在过去的几年中,抛物面碟形天线已被广泛用于发送和接收方向性很重要的信号。经过多年的优化,其中许多系统运行良好且成本相对较低。这些机械操纵的碟形天线确实具有一些缺点。它们的体积大,转向慢,长期可靠性差,并且仅提供一种所需的辐射方向图或数据流。

  相控阵天线采用电控技术,具有许多优势,例如外形小巧,体积小巧,长期可靠性提高,操纵速度更快以及多波束。相控阵天线设计的一个关键方面是天线元件的间距。大多数阵列所需的大约一半波长的元件间距在较高频率下产生了特别具有挑战性的设计。这驱使高频下的IC越来越集成,封装解决方案也越来越先进。

  人们对于将相控阵天线技术用于各种应用已经引起了浓厚的兴趣。但是,工程师一直受可用IC的限制,无法使其可行。由于IC芯片组的最新发展,情况已不再如此。半导体技术正在朝着先进的硅集成电路发展,我们可以将数字控制,存储器和射频晶体管组合到同一集成电路上。同样,氮化镓(GaN)大大提高了功率放大器的功率密度,以提供更小的占位面积。

  相控阵技术

  业界正在朝着减少体积和重量的薄型阵列发展。传统的木板结构本质上使用小的PCB木板,其上的电子设备垂直馈入天线PCB的背面。在过去的20年中,已经对该方法进行了改进,以不断减小木板的尺寸,从而减小天线的深度。下一代设计已从这种木板架构转变为平板方法。平板设计大大减少了天线的深度,使其更易于安装到便携式或机载应用中。要实现更小的尺寸,则需要在每个IC中进行足够的集成,以将其安装在天线的背面。

  在平面阵列设计中,天线背面可用于IC的空间受到天线元件间距的限制。例如,在高达60°的扫描角度下防止光栅波瓣的最大天线元件间距为0.54λ。图1显示了此最大元素间距(英寸)与频率的关系。随着频率的提高,元件之间的间距变得很小,天线后面的元件几乎没有空间。

  天线元件间距

  集成可实现平板相控阵天线设计

  在图2中,左图显示了PCB顶侧的金贴片天线元件,右图显示了PCB底侧的天线模拟前端。在这些设计中,附加层上的频率转换级和分配网络也是典型的。可以很容易地看出,集成度更高的IC大大减少了以所需间距进行天线设计的挑战。随着天线的缩小和更多电子产品的缩小封装,它需要新的半导体和封装技术来使解决方案可行。

  平板阵列

  集成可实现平板相控阵天线设计

          平板阵列,显示了PCB顶部的天线贴片,以及天线PCB背面的IC。

  半导体技术与封装

  用作相控阵天线构建单元的微波和毫米波(mmW)IC组件如图3所示。在波束成形部分,衰减器调整每个天线元件的功率电平,以便可以将天线方向图的旁瓣减少。移相器调整每个天线元件的相位以控制天线主波束,并且使用开关在发射器和接收器路径之间切换。在前端IC部分,功率放大器用于发送信号,低噪声放大器用于接收信号,最后,另一个开关用于在发送器和接收器之间切换。在过去的实现中,这些IC的每一个均作为独立的封装器件提供。更高级的解决方案可能具有集成的单片单通道砷化镓(GaAs)IC,以实现此功能。未示出,但是在波束形成器之前的大多数阵列中包括无源RF组合器网络,接收器/激励器和信号处理器。

  典型的射频前端

  集成可实现平板相控阵天线设计

       相控阵天线的典型RF前端。

  相控阵天线技术的最新发展已得到半导体技术的进步的帮助。SiGe BiCMOS,绝缘体上硅(SOI)和体CMOS的高级节点已将数字和RF电路结合在一起。这些IC可以执行阵列中的数字任务,并控制RF信号路径,以实现所需的相位和幅度调整。今天,有可能实现在4通道配置中执行增益和相位调整的多通道波束形成IC,以及针对mmW设计的多达32通道。在一些低功耗示例中,基于硅的IC可能是所有先前功能的单片解决方案。在高功率应用中,基于氮化镓的功率放大器显着提高了可装入相控阵天线的单位单元中的功率密度。

  在机载应用中,我们看到了具有GaN技术的功率增加效率(PAE)优势的平板架构的趋势。GaN还使大型地面雷达能够从TWT驱动的碟形天线转变为固态GaN IC驱动的基于相控阵的天线技术。现在,我们已经能够提供单片GaN IC,它们能够以超过50%的PAE输送100 W以上的功率。将这种效率水平与雷达应用的低占空比结合在一起,就可以提供表面贴装解决方案,我们可以在其中散发通过封装基座产生的热量。这些表面贴装功率放大器极大地减小了天线阵列的尺寸,重量和成本。与现有的GaAs IC解决方案相比,除了GaN的纯功率功能外,其他好处还在于尺寸更小。举个例子,与基于GaAs的放大器相比,在X波段使用6 W至8 W的GaN基功率放大器可将占位面积减少50%或更多。当试图将这些电子设备安装到相控阵天线的单位单元中时,这种占位空间的减小非常重要。

  封装技术的进步也使平面天线架构的成本大大降低。高可靠性设计可以使用镀金的,密封的外壳,其内部具有芯片和导线互连。这些外壳在极端环境下可能更坚固,但又大又昂贵。多芯片模块(MCM)将多个MMIC器件以及无源器件组合到一个相对低成本的表面贴装封装中。MCM仍然允许混合使用半导体技术,从而可以在节省大量空间的同时最大化每个设备的性能。例如,在前端IC的情况下,它可能包含PA,LNA和T / R开关。封装底部的散热孔或固态铜块用于散热。商业,军事和太空应用,希望节省成本,

  相控阵波束形成器

  集成模拟波束形成IC(通常称为核心芯片)旨在支持一系列应用,包括雷达,卫星通信和5G电信。这些芯片的主要功能是精确设置每个通道的相对增益和相位,以使信号在天线主波束的所需方向上相干相加。它们正在针对模拟相控阵应用或将一些数字波束成形与模拟波束成形相结合的混合阵列架构而开发。

  所述ADAR1000  X- / Ku波段波束形成IC是覆盖与所述发射器和接收器集成到一个IC在时分双工(TDD)模式8 GHz至16 GHz的操作4通道装置。在接收模式下,输入信号通过四个接收通道,并在一个公共的RF_IO引脚中合并。在发射模式下,RF_IO输入信号被分割并通过四个发射通道。功能图如图4所示。

  功能框图

  集成可实现平板相控阵天线设计

       ADAR1000功能框图

  一个简单的4线串行端口接口(SPI)控制片上寄存器。两个地址引脚允许SPI在同一串行线上控制多达四个设备。专用的发送和接收引脚可实现同一阵列中所有核心芯片的同步。单个引脚控制发送和接收模式之间的快速切换。4通道IC封装在7mm×7mm QFN表面贴装封装中,易于集成到平板阵列中。高集成度加上小封装解决了高通道数相控阵列架构中的一些尺寸,重量和功耗难题。该器件在发射模式下每通道仅消耗240 mW /通道,而在接收模式下仅消耗160 mW /通道。

  发送和接收通道直接置于外部,并设计为与前端IC配合。图5显示了器件的增益和相位图。可以实现完整的360°相位覆盖,相位步进小于2.8°,并且增益调整超过30 dB。ADAR1000包含片内存储器,可存储多达121个光束状态,其中一个状态包含整个IC的所有相位和增益设置。发射器在15 dBm的饱和功率下可提供约19 dB的增益,而接收增益约为14 dB。另一个关键指标是增益设置的相位变化,在20 dB范围内约为3°。同样,在整个360°相位范围内,相位的增益变化约为0.25 dB,这减轻了校准的挑战。

  发射

  集成可实现平板相控阵天线设计

      ADAR1000发送增益/回波损耗和相位/增益控制,频率为11.5 GHz

  前端IC ADTR1107是ADAR1000波束形成芯片的补充。ADTR1107是一款紧凑型6 GHz至18 GHz前端IC,具有集成功率放大器,低噪声放大器(LNA)和反射式单刀双掷(SPDT)开关。功能框图如图6所示。

  功能框图

  集成可实现平板相控阵天线设计 

       ADTR1107功能框图

  该前端IC在发射状态下提供25 dBm的饱和输出功率(P SAT)和22 dB的小信号增益,在接收状态下提供18 dB的小信号增益和2.5 dB的噪声系数(包括T / R开关) 。该设备具有用于功率检测的定向耦合器。输入/输出(I / O)内部匹配至50Ω。ADTR1107采用5 mm×5 mm,24引脚,焊盘栅格阵列(LGA)封装。ADTR1107的发送和接收增益及回波损耗如图7所示。

  集成可实现平板相控阵天线设计

DTR1107发送增益/回波损耗和接收增益/回波损耗

  设计为易于与ADAR1000集成。接口原理图如图8所示。四个ADTR1107 IC由单个ADAR1000内核芯片驱动。为简单起见,仅显示了四个ADTR1107 IC之一的连接。

  与ADTR1107前端IC接口

 集成可实现平板相控阵天线设计

将ADTR1107前端IC与ADAR1000 X波段和Ku波段波束形成器接口

  提供所有必需的栅极偏置电压和控制信号,从而实现了与前端IC的无缝接口。当ADTR1107 LNA栅极电压自偏置时,该电压也可以通过ADAR1000进行控制。ADTR1107功率放大器的栅极电压也由ADAR1000提供。功率放大器栅极偏置需要四个独立的负栅极电压,因为一个ADAR1000驱动四个ADTR1107。每个电压由一个8位的数模转换器(DAC)设置。可以通过ADAR1000 TR输入或串行外围设备接口写入来确定该电压。置位ADAR1000 TR引脚可在接收和发送模式之间切换ADAR1000的极性。TR_SW_POS引脚可驱动多达四个开关的栅极,并可用于控制ADTR1107 SPDT开关。

  可以将ADTR1107 CPLR_OUT耦合器输出连接至四个ADAR1000 RF检测器输入(图4中的DET1至DET4)之一,以测量发射输出功率。这些基于二极管的RF检测器的输入范围为-20 dBm至+10 dBm。ADTR1107定向耦合器的耦合系数范围从6 GHz时的28 dB到18 GHz时的18 dB。

  可以通过由ADAR1000驱动的栅极电压实现ADTR1107的脉冲,而漏极保持恒定。这比通过漏极产生脉冲更好,因为与低电流的栅极开关相比,这将需要高功率的MOSFET开关和栅极驱动器器件。还应注意,ADAR1000发出足够的功率以使发射模式下的ADTR1107饱和,而ADTR1107设计为在天线短路的情况下仍能承受总反射功率。

  图9显示了ADTR1107和ADAR1000在8 GHz至16 GHz频率范围内的发射和接收模式下的综合性能。在发射模式下,它们提供大约40 dB的增益和26 dBm的饱和功率,而在接收模式下,它们提供约2.9 dB的噪声系数和25 dB的增益。

  传输和接收性能

 集成可实现平板相控阵天线设计

  图10显示了驱动16个ADTR1107芯片的四个ADAR1000芯片。一个简单的4线SPI控制所有片上寄存器。两个地址引脚可在同一串行线上通过SPI控制多达四个ADAR1000芯片。专用的发射和接收负载引脚还提供了同一阵列中所有核心芯片的同步,并且一个引脚控制着发射和接收模式之间的快速切换。

  四个ADAR1000芯片

 集成可实现平板相控阵天线设计

  了解有关ADI相控阵的更多信息

  集成可实现平板相控阵天线设计

  收发器芯片组和其他配套产品

  高度集成的射频收发器芯片有助于提高天线级别的集成度。该ADRV9009 是这种芯片的一个例子。它提供了双重发送器和接收器,集成的合成器以及数字信号处理功能。该器件包括具有高动态范围,宽带,纠错和内置数字滤波功能的最新型直接转换接收器。辅助功能包括模数转换器(ADC)和DAC。还集成了功率放大器和RF前端控制的通用输入/输出。高性能锁相环为发射器和接收器信号路径提供分数N RF频率合成。它具有极低的功耗和全面的掉电模式,可在不使用时进一步节省功耗。ADRV9009封装为12mm×12mm 196球芯片级球栅阵列。

  公司提供用于从天线到位的相控阵天线设计的完整信号链,并针对该应用优化了IC,从而为我们的客户缩短了上市时间。IC技术的进步导致天线设计的技术转变,推动了多个行业的变化。

  文章来自于:analog

      本文作者:杰夫·莱恩


在线留言询价
推荐阅读
  • 点击次数: 4
    2026-06-22
    数据存储器的地址范围,指的是存储器中所有可用地址的起始地址到结束地址之间的范围。换句话说,它表示了一个计算机系统或存储器模块能够访问的所有存储单元的地址集合。每个存储单元都有一个唯一的地址,CPU通过这些地址来读写数据。例如,若一个存储器的地址范围是从0x0000到0xFFFF,则它能够访问的存储单元数量为地址总数的大小,即2的16次方个单元,也就是65536个地址单元。地址范围与存储器容量的关系存储器容量通常以字节(Byte)为单位衡量,而地址范围决定了系统可以定位和访问多少个存储单元。其计算关系为:存储器容量 = 地址范围的大小 × 每个存储单元的大小其中,“地址范围的大小”是指地址的总个数,即地址最高值减去地址最低值再加1。例如,对于一个8位地址线的存储器,地址范围是0到255(共256个地址),如果每个地址单元存储1字节,那么存储器容量就是256字节。地址范围的决定因素1. 地址线的数量存储器的地址线数量决定了地址范围的大小。地址线越多,能够表示的地址越多,存储空间越大。地址线为n根时,理论最大地址范围为0到2ⁿ - 1。2. 存储器的物理设计存储器芯片的设计决定了实际可用的地址范围,有时芯片会只使用部分地址线,或通过分段管理,划分不同的地址区域以满足系统需求。3. 系统架构与地址映射操作系统和处理器体系结构会对地址空间进行管理和划分,例如内存映射、虚拟地址空间等,这也影响了有效地址范围的使用。地址范围的作用和意义1. 指导存储容量设计设计者根据系统需求确定合理的地址范围,从而配备合适容量的存储器,既避免资源浪费,也满足性能需求。2. 确定存储地址的边界地址范围清晰定义了存储器的有效访问区间,防止系统访问非法地址,提高系统的稳定性和安全性。3. 支持地址译码和访问控制通过地址范围,可以实现对不同存储模块的地址译码,避免地址冲突,实现多存储器协同工作。4. ...
  • 点击次数: 3
    2026-06-22
    随机存取存储器,即RAM,是一种能够在任意时间内随机访问任何存储单元的存储器,与顺序访问存储器不同,RAM不需要按照固定顺序读取数据。它通常用来临时存储计算机正在运行的程序和数据,属于易失性存储器,即断电后数据会丢失。随机存取存储器的主要功能1. 临时数据存储RAM为CPU提供临时的数据存储空间,用于保存目前正在执行的程序指令和相关数据。因其高速读写特点,能够快速响应CPU的访问请求,确保系统运行的流畅性。2. 支持程序执行当程序启动时,程序代码和数据会被加载进RAM中,CPU直接从RAM读取指令执行。RAM的高速访问能力显著提高了程序运行效率,相较于从外部硬盘读取数据,RAM访问速度快了数百倍甚至更多。3. 数据缓存和缓冲RAM还用于存储输入输出设备的数据缓存,协调数据传输。比如在视频播放、游戏运行等场景,RAM缓存临时数据,避免因数据传输延迟导致性能瓶颈。4. 临时工作区RAM充当计算机系统中的临时工作区,为操作系统和应用程序提供足够的空间进行数据处理和运算。它支持多任务并行处理,提高系统资源的利用效率。随机存取存储器的作用1. 提升系统性能RAM的高速读写功能直接决定了计算机和电子设备的响应速度和处理能力。RAM容量越大,系统能够同时处理的任务越多,运行速度越快。2. 支持多任务处理现代操作系统依赖于RAM对多个程序进行有效管理,实现多任务并行运行。RAM为各个程序分配独立的存储空间,确保系统稳定高效运行。3. 保障数据临时存储安全性在程序运行过程中,RAM提供一个安全、快速的存储环境,确保临时数据的快速传输和处理,保障程序执行的连续性。4. 支持系统启动和加载计算机启动时,BIOS和操作系统核心文件被加载到RAM中,准备系统工作环境。RAM的可靠性和容量影响系统启动速度和稳定性。总结来说,随机存取存储器(RAM)因其高速的数据访问能力和灵活性,成为各类电子设备中不可...
  • 点击次数: 2
    2026-06-22
    嵌入式闪存指的是集成在主控芯片或系统内的闪存存储单元,常见的类型有NOR闪存和NAND闪存。嵌入式闪存存储芯片通常与处理器紧密集成,广泛应用于微控制器(MCU)、系统单芯片(SoC)以及智能设备中,用于存储程序代码、配置数据和应用数据。嵌入式闪存存储芯片的优势1. 高度集成,节省空间嵌入式闪存直接集成到芯片内部,减少了外部存储器的需求,极大减少了系统电路板面积,满足现代电子产品对小型化、紧凑化的设计需求。这对于便携设备和空间受限的应用尤为重要。2. 低功耗设计嵌入式闪存通常优化了功耗管理,支持低功耗运行模式,适合对能耗敏感的设备,如可穿戴设备、无线传感器节点等。低功耗不仅延长了设备的电池寿命,还提升了系统的整体能源效率。3. 快速的访问速度嵌入式闪存通过与处理器的紧密耦合,提供较快的读写速度,缩短程序启动和数据访问时间,提升系统响应性能。尤其是在执行代码存储应用中,能够直接从闪存运行程序,大幅提升启动速度。4. 高可靠性和耐用性嵌入式闪存设计时注重耐久性和可靠性,具备较强的抗震动、抗干扰能力,且具备较高的擦写寿命,满足工业控制、汽车电子等严苛环境的应用需求。5. 成本效益优越集成度高的嵌入式闪存减少了外部元件数量,降低了整体硬件成本和系统复杂度。同时,生产制造过程中,由于减少了PCB设计和组件数量,降低了装配与测试费用。6. 安全性支持部分嵌入式闪存芯片集成了安全功能,如加密存储、防篡改机制、读写保护等,为安全关键应用(如金融、医疗、智能卡)提供了可靠保障。应用领域实例微控制器(MCU)系统:嵌入式闪存用于存储固件和配置数据,保障设备高效可靠运行。消费电子:智能手机、智能手表、智能家居设备中集成闪存,实现快速启动和持久存储。汽车电子:满足汽车对稳定性和安全性的高要求,支持车载娱乐系统和自动驾驶功能。工业控制:保证工业设备在复杂环境下数据的完整性和可用性。嵌入式闪存存储芯片凭...
  • 点击次数: 2
    2026-06-22
    非易失性存储器作为一种能够断电后依然保存数据的存储介质,其归属到底是内存还是外存,在实际应用和理论分类中常常引发讨论。那么,非易失性存储器属于内存还是外存?什么是非易失性存储器?非易失性存储器指的是断电后仍能保存数据的存储介质,典型代表包括闪存、固态硬盘(SSD)、只读存储器(ROM)、磁性存储器等。与之对应的是易失性存储器,如动态随机存储器(DRAM)、静态随机存储器(SRAM),它们需要持续供电才能保持数据。内存和外存的区别内存(主存):计算机中直接与CPU交互,速度快、容量相对较小,用于临时存储数据和指令的存储器,例如DRAM。内存通常是易失性的。外存(辅助存储器):用于长时间存储数据,容量大,速度较内存慢,例如硬盘、光盘和USB闪存驱动器。外存一般为非易失性。非易失性存储器的定位挑战传统上,内存强调速度和对CPU的直接访问能力,而外存强调数据的长期保存和大容量。非易失性存储器因具备持久保存数据的能力,天然具备外存的特质;但某些高速非易失性存储器随着技术进步,也开始具备内存的性能表现,模糊了内存和外存的界限。1. 作为外存的非易失性存储器最典型的是闪存和SSD,它们容量大,速度比传统机械硬盘快,广泛作为外部存储设备使用。这类非易失性存储器主要用于存储文件、操作系统和大规模数据,不能作为CPU的直接工作内存。2. 作为内存的非易失性存储器随着技术发展,出现了非易失性内存技术(如MRAM、PRAM、ReRAM等),这些存储器速度接近传统内存,且能保留数据,即使断电也不丢失。目前,这类非易失性存储器被研究和部分应用于可直接作为主存或辅助主存的角色,促进内存和存储层次结构的融合。3. 缓存级别与内存层次优化部分非易失性存储器被用于CPU缓存层或作为内存与外存之间的高速缓存桥梁,增强系统整体性能。这种应用进一步模糊了传统的内存与外存界限。总结来说,非易失性存储器的归属并非绝对,...
  • 点击次数: 3
    2026-06-22
    动态随机存储器(DRAM)作为计算机系统中重要的存储器之一,具有存储密度高、成本低等优点,但由于其存储单元采用电容器存储电荷的方式,会随着时间的推移而慢慢漏电,导致存储的数据逐渐丢失。因此,DRAM需要定期刷新以保持数据的完整性。什么是DRAM刷新?DRAM中的每个存储单元包含一个电容,用于存储一个数位的电荷。由于电容会自发放电或漏电,存储的数据位会随时间衰减。为了防止数据丢失,必须周期性地对存储单元进行“刷新”,即重新给电容充电,使其电荷恢复到正常水平,从而确保数据安全。DRAM的刷新方式分类DRAM的刷新方式主要可以分为以下几种:1. 循环刷新方式循环刷新是最常见和传统的刷新方式,控制器按照固定顺序依次对存储器中的每一行(或一部分行)进行刷新。它的特点是刷新操作均匀分布在整个存储周期中,不会集中产生刷新峰值。优点:实现简单,刷新均匀,系统负载平稳。缺点:刷新频率固定,可能导致不必要的刷新操作,降低存储器区块利用效率。2. 自刷新方式自刷新是DRAM芯片内置的一种刷新模式,当系统进入待机或休眠状态时,DRAM自身的内部电路能够自动管理刷新,独立于外部刷新请求,保持数据不丢失。优点:省去外部刷新控制逻辑,降低功耗,非常适合低功耗设计。缺点:刷新周期较长,刷新速度较慢,适合静止或低活动状态下使用。3. 按需刷新方式按需刷新方式根据实际数据访问需求进行刷新操作,只刷新当前或即将被访问的存储区域,减少不必要的刷新次数。优点:提高刷新效率,减少能耗,适合高性能和低延迟系统。缺点:实现复杂,刷新控制逻辑复杂,难以保证所有数据均能及时刷新。4. 批量刷新方式批量刷新是指DRAM在一段时间内集中完成多行的刷新工作,之后进入正常访问状态。它通常以刷新命令为单位,在限定时间内连续刷新多行存储单元。优点:刷新操作完成快,适用于系统可以短暂“冻结”访问的场景。缺点:刷新过程可能对系统正常访问造成...
热门分类
关于我们

───  公众号二维码  ───

兆亿微波商城微信公众号

兆亿微波商城www.rfz1.com是一个家一站式电子元器件采购平台,致力于为广大客户提供高质量、高性能的电子元器件产品。产品覆盖功放器件、射频开关、滤波器、混频器、功分器、耦合器、衰减器、电源芯片、电路板及射频电缆等多个领域,平台主营业务涵盖电子元器件现货销售、BOM配单及提供产品配套资料等,为客户提供一站式供应链采购服务。 

  • 品质 • 正品行货 购物无忧
  • 低价 • 普惠实价 帮您省钱
  • 速达 • 专业配送 按时按需
Copyright ©2020 - 2021 兆亿微波科技有限公司
X
1

QQ设置

    1
3

SKYPE 设置

4

阿里旺旺设置

5

电话号码管理

电话 电话 电话
010-62975458
    1
6

二维码管理

    1
返回顶部
展开