嗨,欢迎来到兆亿微波官方商城!
服务热线: 010-62975458  17600099251
购物车图片 购物车 ( )
全部商品分类

集成可实现平板相控阵天线设计

2020/11/18 17:21:35
浏览次数: 17

  【兆亿微波商城】:半导体技术的进步已使相控阵天线在整个行业中迅速发展。这种从机械转向天线向有源电子扫描天线(AESA)的转变始于几年前的军事应用,但最近在移动通信和5G卫星通信中迅速发展。薄型AESA具有诸如快速操纵能力,产生多种辐射方向图的能力以及更高的可靠性等优点;但是,这些天线需要先在IC技术上取得重大进步,然后才能广泛使用。平面相控阵需要以高集成度,低功耗和高效率运行的设备,以便用户可以将这些组件安装在天线阵后面,同时将产生的热量保持在可接受的水平。

  在过去的几年中,抛物面碟形天线已被广泛用于发送和接收方向性很重要的信号。经过多年的优化,其中许多系统运行良好且成本相对较低。这些机械操纵的碟形天线确实具有一些缺点。它们的体积大,转向慢,长期可靠性差,并且仅提供一种所需的辐射方向图或数据流。

  相控阵天线采用电控技术,具有许多优势,例如外形小巧,体积小巧,长期可靠性提高,操纵速度更快以及多波束。相控阵天线设计的一个关键方面是天线元件的间距。大多数阵列所需的大约一半波长的元件间距在较高频率下产生了特别具有挑战性的设计。这驱使高频下的IC越来越集成,封装解决方案也越来越先进。

  人们对于将相控阵天线技术用于各种应用已经引起了浓厚的兴趣。但是,工程师一直受可用IC的限制,无法使其可行。由于IC芯片组的最新发展,情况已不再如此。半导体技术正在朝着先进的硅集成电路发展,我们可以将数字控制,存储器和射频晶体管组合到同一集成电路上。同样,氮化镓(GaN)大大提高了功率放大器的功率密度,以提供更小的占位面积。

  相控阵技术

  业界正在朝着减少体积和重量的薄型阵列发展。传统的木板结构本质上使用小的PCB木板,其上的电子设备垂直馈入天线PCB的背面。在过去的20年中,已经对该方法进行了改进,以不断减小木板的尺寸,从而减小天线的深度。下一代设计已从这种木板架构转变为平板方法。平板设计大大减少了天线的深度,使其更易于安装到便携式或机载应用中。要实现更小的尺寸,则需要在每个IC中进行足够的集成,以将其安装在天线的背面。

  在平面阵列设计中,天线背面可用于IC的空间受到天线元件间距的限制。例如,在高达60°的扫描角度下防止光栅波瓣的最大天线元件间距为0.54λ。图1显示了此最大元素间距(英寸)与频率的关系。随着频率的提高,元件之间的间距变得很小,天线后面的元件几乎没有空间。

  天线元件间距

  集成可实现平板相控阵天线设计

  在图2中,左图显示了PCB顶侧的金贴片天线元件,右图显示了PCB底侧的天线模拟前端。在这些设计中,附加层上的频率转换级和分配网络也是典型的。可以很容易地看出,集成度更高的IC大大减少了以所需间距进行天线设计的挑战。随着天线的缩小和更多电子产品的缩小封装,它需要新的半导体和封装技术来使解决方案可行。

  平板阵列

  集成可实现平板相控阵天线设计

          平板阵列,显示了PCB顶部的天线贴片,以及天线PCB背面的IC。

  半导体技术与封装

  用作相控阵天线构建单元的微波和毫米波(mmW)IC组件如图3所示。在波束成形部分,衰减器调整每个天线元件的功率电平,以便可以将天线方向图的旁瓣减少。移相器调整每个天线元件的相位以控制天线主波束,并且使用开关在发射器和接收器路径之间切换。在前端IC部分,功率放大器用于发送信号,低噪声放大器用于接收信号,最后,另一个开关用于在发送器和接收器之间切换。在过去的实现中,这些IC的每一个均作为独立的封装器件提供。更高级的解决方案可能具有集成的单片单通道砷化镓(GaAs)IC,以实现此功能。未示出,但是在波束形成器之前的大多数阵列中包括无源RF组合器网络,接收器/激励器和信号处理器。

  典型的射频前端

  集成可实现平板相控阵天线设计

       相控阵天线的典型RF前端。

  相控阵天线技术的最新发展已得到半导体技术的进步的帮助。SiGe BiCMOS,绝缘体上硅(SOI)和体CMOS的高级节点已将数字和RF电路结合在一起。这些IC可以执行阵列中的数字任务,并控制RF信号路径,以实现所需的相位和幅度调整。今天,有可能实现在4通道配置中执行增益和相位调整的多通道波束形成IC,以及针对mmW设计的多达32通道。在一些低功耗示例中,基于硅的IC可能是所有先前功能的单片解决方案。在高功率应用中,基于氮化镓的功率放大器显着提高了可装入相控阵天线的单位单元中的功率密度。

  在机载应用中,我们看到了具有GaN技术的功率增加效率(PAE)优势的平板架构的趋势。GaN还使大型地面雷达能够从TWT驱动的碟形天线转变为固态GaN IC驱动的基于相控阵的天线技术。现在,我们已经能够提供单片GaN IC,它们能够以超过50%的PAE输送100 W以上的功率。将这种效率水平与雷达应用的低占空比结合在一起,就可以提供表面贴装解决方案,我们可以在其中散发通过封装基座产生的热量。这些表面贴装功率放大器极大地减小了天线阵列的尺寸,重量和成本。与现有的GaAs IC解决方案相比,除了GaN的纯功率功能外,其他好处还在于尺寸更小。举个例子,与基于GaAs的放大器相比,在X波段使用6 W至8 W的GaN基功率放大器可将占位面积减少50%或更多。当试图将这些电子设备安装到相控阵天线的单位单元中时,这种占位空间的减小非常重要。

  封装技术的进步也使平面天线架构的成本大大降低。高可靠性设计可以使用镀金的,密封的外壳,其内部具有芯片和导线互连。这些外壳在极端环境下可能更坚固,但又大又昂贵。多芯片模块(MCM)将多个MMIC器件以及无源器件组合到一个相对低成本的表面贴装封装中。MCM仍然允许混合使用半导体技术,从而可以在节省大量空间的同时最大化每个设备的性能。例如,在前端IC的情况下,它可能包含PA,LNA和T / R开关。封装底部的散热孔或固态铜块用于散热。商业,军事和太空应用,希望节省成本,

  相控阵波束形成器

  集成模拟波束形成IC(通常称为核心芯片)旨在支持一系列应用,包括雷达,卫星通信和5G电信。这些芯片的主要功能是精确设置每个通道的相对增益和相位,以使信号在天线主波束的所需方向上相干相加。它们正在针对模拟相控阵应用或将一些数字波束成形与模拟波束成形相结合的混合阵列架构而开发。

  所述ADAR1000  X- / Ku波段波束形成IC是覆盖与所述发射器和接收器集成到一个IC在时分双工(TDD)模式8 GHz至16 GHz的操作4通道装置。在接收模式下,输入信号通过四个接收通道,并在一个公共的RF_IO引脚中合并。在发射模式下,RF_IO输入信号被分割并通过四个发射通道。功能图如图4所示。

  功能框图

  集成可实现平板相控阵天线设计

       ADAR1000功能框图

  一个简单的4线串行端口接口(SPI)控制片上寄存器。两个地址引脚允许SPI在同一串行线上控制多达四个设备。专用的发送和接收引脚可实现同一阵列中所有核心芯片的同步。单个引脚控制发送和接收模式之间的快速切换。4通道IC封装在7mm×7mm QFN表面贴装封装中,易于集成到平板阵列中。高集成度加上小封装解决了高通道数相控阵列架构中的一些尺寸,重量和功耗难题。该器件在发射模式下每通道仅消耗240 mW /通道,而在接收模式下仅消耗160 mW /通道。

  发送和接收通道直接置于外部,并设计为与前端IC配合。图5显示了器件的增益和相位图。可以实现完整的360°相位覆盖,相位步进小于2.8°,并且增益调整超过30 dB。ADAR1000包含片内存储器,可存储多达121个光束状态,其中一个状态包含整个IC的所有相位和增益设置。发射器在15 dBm的饱和功率下可提供约19 dB的增益,而接收增益约为14 dB。另一个关键指标是增益设置的相位变化,在20 dB范围内约为3°。同样,在整个360°相位范围内,相位的增益变化约为0.25 dB,这减轻了校准的挑战。

  发射

  集成可实现平板相控阵天线设计

      ADAR1000发送增益/回波损耗和相位/增益控制,频率为11.5 GHz

  前端IC ADTR1107是ADAR1000波束形成芯片的补充。ADTR1107是一款紧凑型6 GHz至18 GHz前端IC,具有集成功率放大器,低噪声放大器(LNA)和反射式单刀双掷(SPDT)开关。功能框图如图6所示。

  功能框图

  集成可实现平板相控阵天线设计 

       ADTR1107功能框图

  该前端IC在发射状态下提供25 dBm的饱和输出功率(P SAT)和22 dB的小信号增益,在接收状态下提供18 dB的小信号增益和2.5 dB的噪声系数(包括T / R开关) 。该设备具有用于功率检测的定向耦合器。输入/输出(I / O)内部匹配至50Ω。ADTR1107采用5 mm×5 mm,24引脚,焊盘栅格阵列(LGA)封装。ADTR1107的发送和接收增益及回波损耗如图7所示。

  集成可实现平板相控阵天线设计

DTR1107发送增益/回波损耗和接收增益/回波损耗

  设计为易于与ADAR1000集成。接口原理图如图8所示。四个ADTR1107 IC由单个ADAR1000内核芯片驱动。为简单起见,仅显示了四个ADTR1107 IC之一的连接。

  与ADTR1107前端IC接口

 集成可实现平板相控阵天线设计

将ADTR1107前端IC与ADAR1000 X波段和Ku波段波束形成器接口

  提供所有必需的栅极偏置电压和控制信号,从而实现了与前端IC的无缝接口。当ADTR1107 LNA栅极电压自偏置时,该电压也可以通过ADAR1000进行控制。ADTR1107功率放大器的栅极电压也由ADAR1000提供。功率放大器栅极偏置需要四个独立的负栅极电压,因为一个ADAR1000驱动四个ADTR1107。每个电压由一个8位的数模转换器(DAC)设置。可以通过ADAR1000 TR输入或串行外围设备接口写入来确定该电压。置位ADAR1000 TR引脚可在接收和发送模式之间切换ADAR1000的极性。TR_SW_POS引脚可驱动多达四个开关的栅极,并可用于控制ADTR1107 SPDT开关。

  可以将ADTR1107 CPLR_OUT耦合器输出连接至四个ADAR1000 RF检测器输入(图4中的DET1至DET4)之一,以测量发射输出功率。这些基于二极管的RF检测器的输入范围为-20 dBm至+10 dBm。ADTR1107定向耦合器的耦合系数范围从6 GHz时的28 dB到18 GHz时的18 dB。

  可以通过由ADAR1000驱动的栅极电压实现ADTR1107的脉冲,而漏极保持恒定。这比通过漏极产生脉冲更好,因为与低电流的栅极开关相比,这将需要高功率的MOSFET开关和栅极驱动器器件。还应注意,ADAR1000发出足够的功率以使发射模式下的ADTR1107饱和,而ADTR1107设计为在天线短路的情况下仍能承受总反射功率。

  图9显示了ADTR1107和ADAR1000在8 GHz至16 GHz频率范围内的发射和接收模式下的综合性能。在发射模式下,它们提供大约40 dB的增益和26 dBm的饱和功率,而在接收模式下,它们提供约2.9 dB的噪声系数和25 dB的增益。

  传输和接收性能

 集成可实现平板相控阵天线设计

  图10显示了驱动16个ADTR1107芯片的四个ADAR1000芯片。一个简单的4线SPI控制所有片上寄存器。两个地址引脚可在同一串行线上通过SPI控制多达四个ADAR1000芯片。专用的发射和接收负载引脚还提供了同一阵列中所有核心芯片的同步,并且一个引脚控制着发射和接收模式之间的快速切换。

  四个ADAR1000芯片

 集成可实现平板相控阵天线设计

  了解有关ADI相控阵的更多信息

  集成可实现平板相控阵天线设计

  收发器芯片组和其他配套产品

  高度集成的射频收发器芯片有助于提高天线级别的集成度。该ADRV9009 是这种芯片的一个例子。它提供了双重发送器和接收器,集成的合成器以及数字信号处理功能。该器件包括具有高动态范围,宽带,纠错和内置数字滤波功能的最新型直接转换接收器。辅助功能包括模数转换器(ADC)和DAC。还集成了功率放大器和RF前端控制的通用输入/输出。高性能锁相环为发射器和接收器信号路径提供分数N RF频率合成。它具有极低的功耗和全面的掉电模式,可在不使用时进一步节省功耗。ADRV9009封装为12mm×12mm 196球芯片级球栅阵列。

  公司提供用于从天线到位的相控阵天线设计的完整信号链,并针对该应用优化了IC,从而为我们的客户缩短了上市时间。IC技术的进步导致天线设计的技术转变,推动了多个行业的变化。

  文章来自于:analog

      本文作者:杰夫·莱恩


在线留言询价
推荐阅读
  • 点击次数: 0
    2026-03-24
    主 CPUCC1310 SimpleLink 无线 MCU 内置 ARM Cortex-M3 (CM3) 32 位处理器,负责运行应用程序及协议栈的高层部分。CM3 处理器提供了一个高性能、低成本的平台,满足系统对内存实现和低功耗的需求,同时提供卓越的运算性能和对中断的出色响应能力。CM3 的特性包括:为小尺寸嵌入式应用优化的 32 位 ARM Cortex-M3 架构出色的处理能力结合快速中断处理ARM Thumb®-2 混合 16/32 位指令集,在通常与 8/16 位器件相关的紧凑内存空间(几 KB)内,实现 32 位 ARM 核预期的高性能:单周期乘法指令和硬件除法原子位操作(位带),最大化内存利用率并简化外设控制非对齐数据访问,使数据能高效打包进内存快速代码执行允许降低处理器时钟频率或延长睡眠模式时间哈佛架构,具有独立的指令总线和数据总线高效的处理器核心、系统和内存面向数字信号处理的硬件除法和快速乘累加单元用于信号处理的饱和算术运算确定性、高性能的中断处理,适用于时间关键型应用增强的系统调试功能,支持广泛的断点和跟踪能力串行线跟踪减少调试和追踪所需的引脚数量可从 ARM™ 处理器家族迁移,以获得更好的性能和能效针对单周期闪存内存使用优化集成睡眠模式,实现超低功耗每 MHz 提供 1.25 DMIPSRF 核心RF 核心是一个高度灵活且功能强大的无线电系统,它接口模拟 RF 和基带电路,处理来自系统侧的数据并向其发送数据,并按给定包结构组装信息比特。RF 核心可自主处理无线电协议中的时间关键部分,从而减轻主 CPU 负担,为用户应用留出更多资源。RF 核心提供高级、基于命令的 API 供主 CPU 调用。RF 核心支持多种调制格式、频段和加速器功能,包括:广泛的数据速率范围:从 625 bps(提供长距离和高鲁棒性)到高达 4 Mbps广泛的调制格式:多级...
  • 点击次数: 1
    2026-03-24
    为简化系统设计,TPA3255 电子元器件除典型的 51V 功率级电源外,仅需一个 12V 电源。内部电压调节器可为数字电路和低压模拟电路(AVDD 和 DVDD)提供合适的电压电平。此外,所有需要浮动电源的电路——即高侧栅极驱动——均由内置自举电路支持,每个半桥仅需一个外部电容。音频信号路径(包括栅极驱动和输出级)被设计为两个相同且独立的半桥结构。因此,每个半桥拥有独立的自举引脚(BST_X)。功率级电源引脚(PVDD_X)与栅极驱动电源引脚(GVDD_X)在每座全桥上相互分离。尽管两者可从同一 12V 电源供电,但建议通过印刷电路板(PCB)上的 RC 滤波器分别连接至 GVDD_AB、GVDD_CD、VD 和 VDD。这些 RC 滤波器可提供推荐的高频隔离。应特别注意将去耦电容器尽可能靠近其对应引脚放置。通常,从电源引脚经过去耦电容到器件引脚的物理回路必须尽可能短,并尽量减少面积,以最小化电感。为确保自举电路正常工作,必须在每个自举引脚(BST_X)与功率级输出引脚(OUT_X)之间连接一个小陶瓷电容。当功率级输出为低电平时,自举电容通过内部二极管由栅极驱动电源引脚(GVDD_X)充电;当功率级输出为高电平时,自举电容电位被抬升至高于输出电位,从而为高侧栅极驱动器提供合适的电压。建议使用 33nF 陶瓷电容(尺寸 0603 或 0805)作为自举电容。即使在最小 PWM 占空比下,这些 33nF 电容也能储存足够能量,确保高侧功率场效应管(LDMOS)在 PWM 周期剩余时间内保持完全导通。需特别关注功率级电源部分:包括元器件选型、PCB 布局与布线。如前所述,每座全桥均配备独立的功率级电源引脚(PVDD_X)。为实现最佳电气性能、电磁兼容性(EMI)合规性及系统可靠性,强烈建议每个 PVDD_X 节点就近并联一个 1μF 陶瓷去耦电容。推荐遵循 PCB 布局中的 T...
  • 点击次数: 2
    2026-03-24
    AD633 电子元器件评估板使用户能够轻松控制 AD633,从而进行简单的 bench-top 实验。其内置的灵活性允许便捷配置,以适应其他工作模式。下图是 AD633 评估板的照片。任何能够提供 ±10 mA 或更大电流的双极性电源均可用于执行预期测试,此外还可根据用户需求连接任意测试设备。参考下图的原理图,乘法器的输入为差分且直流耦合。三个位置滑动开关增强了灵活性,使乘法器输入可连接至有源信号源、接地,或直接连接至器件引脚以进行直接测量(如偏置电流)。输入可以单端或差分方式连接,但必须提供通往地的直流通路以支持偏置电流。若某输入源的阻抗非零,则需在相反极性输入端接入等值阻抗,以避免引入额外的失调电压。AD633-EVALZ 可通过开关 S1 配置为乘法器或除法器模式。图1 至图4分别展示了信号、电源和地平面的布线 artwork;图 5 显示了元件面和电路面的丝印层;图 6 展示了组装后的实物。图1-图4图5图6
  • 点击次数: 2
    2026-03-24
    以下是子类 1 高速串行链路建立过程的简要概述。步骤 1 — 码组同步每个接收器必须在其输入数据流中定位 /K/(K28.5)字符。当所有链路上检测到连续四个 /K/ 字符后,接收器块会向发射器块断言 SYNCOUTx± 信号,该信号在接收器的 LMFC 边沿处触发。发射器捕获 SYNCOUTx± 信号的变化,并在未来的发射器 LMFC 上升沿启动 ILAS(初始链路对齐序列)。步骤 2 — 初始链路对齐序列此阶段的主要目的是对齐链路的所有通道,并验证链路参数。在链路建立之前,需为每个链路参数指定值,以告知接收设备如何向接收块发送数据。ILAS 由四个或更多多帧组成。每个多帧的最后一个字符是多帧对齐字符 /A/。第一、第三和第四多帧填充预定义的数据值。JESD204B 规范文档第 8.2 节描述了 ILAS 期间预期的数据 ramp。解帧器使用每个 /A/ 的最终位置来对齐其内部的 LMFC。第二个多帧包含一个 /R/(K28.0)、/Q/(K28.4),以及对应于链路参数的数据。如有需要,接收器可添加额外的多帧至 ILAS。默认情况下,AD9173 在 ILAS 中使用四个多帧(可通过寄存器 0x478 修改)。若使用子类 1,则必须恰好使用四个多帧。在最后一个 ILAS 的 /A/ 字符之后,多帧数据开始流式传输。此时,接收器调整 /A/ 字符的位置,使其与自身内部 LMFC 对齐。步骤 3 — 数据流传输在此阶段,数据从发射器块流向接收器块。可选地,数据可进行扰码。扰码仅在 ILAS 后的第一个八位组才开始生效。接收器块处理并监控所接收数据中的错误,包括以下内容:不良运行 disparity(8b/10b 错误)不在表中(8b/10b 错误)意外控制字符错误 ILAS通道间偏斜误差(通过字符替换检测)若存在任何上述错误,将通过以下方式之一报告给发射...
  • 点击次数: 1
    2026-03-24
    AD9173 是一款 16 位双通道射频数模转换器(DAC)电子元器件,配备高速 JESD204B SERDES 接口,符合子类 0 和子类 1 操作规范。通过AD9173功能图可以看出:每个 DAC 核心包含三个可独立旁路的通道化器,支持每通道最高 1.54 GSPS 的复数据速率输入。八个高速串行链路以每通道最高 15.4 Gbps 的速率向通道数据路径传输数据。JESD204B 接口支持单链路和双链路工作模式,具体取决于所选模式配置。与 LVDS 或 CMOS 接口相比,SERDES 接口简化了引脚数量、电路板布局及器件输入时钟要求。上图:AD9173功能图输入数据的时钟源自 DAC 时钟或由设备时钟(根据 JESD204B 规范)提供。该设备时钟可由片上 PLL 生成的 DAC 参考时钟驱动,也可使用高保真度外部 DAC 采样时钟。器件可配置为每链路 1、2、3、4 或 8 线模式,具体取决于所需输入数据速率。AD9173 的数字数据路径为通道数据路径和主数据路径均提供可选的 (1×) 插值模式。此外,根据所选模式,通道数据路径还支持 2×、3×、4×、6× 和 8× 插值选项;主数据路径则支持 2×、4×、6×、8× 和 12× 插值选项。对于每个通道数字数据路径(当未使用 1× 通道插值时),均提供可编程增益级和 NCO 模块。NCO 模块具备 48 位模数 NCO 振荡器,可实现近乎无限精度的数字频率偏移信号处理。NCO 可在纯 NCO 模式下独立运行,通过 SPI 接口输入可编程直流值,或通过 SERDES 接口与数字数据路径结合数字数据进行控制。在三个通道化数据路径末端,一个求和节点将三路通道数据路径合并,最高可达 1.54 GSPS,随...
热门分类
关于我们

───  公众号二维码  ───

兆亿微波商城微信公众号

兆亿微波商城www.rfz1.com是一个家一站式电子元器件采购平台,致力于为广大客户提供高质量、高性能的电子元器件产品。产品覆盖功放器件、射频开关、滤波器、混频器、功分器、耦合器、衰减器、电源芯片、电路板及射频电缆等多个领域,平台主营业务涵盖电子元器件现货销售、BOM配单及提供产品配套资料等,为客户提供一站式供应链采购服务。 

  • 品质 • 正品行货 购物无忧
  • 低价 • 普惠实价 帮您省钱
  • 速达 • 专业配送 按时按需
Copyright ©2020 - 2021 兆亿微波科技有限公司
X
1

QQ设置

    1
3

SKYPE 设置

4

阿里旺旺设置

5

电话号码管理

电话 电话 电话
010-62975458
    1
6

二维码管理

    1
返回顶部
展开