MT41K512M16VRN-107IT:P
•使用两个x8、4Gb Micron裸片制作一个x16封装
–单列TwinDie
–一个外部ZQ球和一个内部ZQ通过嵌入式串行电阻器连接到VSSQ
•VDD=VDDQ=1.35伏(1.283–1.45伏)
•向后兼容VDD=VDDQ=1.5V±0.075V
•差分双向数据选通
•8n位预取架构
•差分时钟输入(CK、CK#)
•8家内部银行
•数据、选通和屏蔽信号的标称和动态片上端接(ODT)
•可编程CAS(读取)延迟(CL)
•可编程发布CAS附加延迟(AL)
•可编程CAS(写入)延迟(CWL)
•8的固定突发长度(BL)和4的突发斩波(BC)(通过模式寄存器组[MRS])
•可选择BC4或BL8动态(OTF)
•自刷新模式
•TC为-40°C至+95°C
–64ms,在–40°C至+85°C时8192次循环刷新
–在+85°C至+95°C时为32ms