HC139设备专为需要极短传播延迟时间的高性能存储器解码或数据路由应用而设计。在高性能存储器系统中,这些解码器可以最小化系统解码的影响。当与利用快速使能电路的高速存储器一起使用时,这些解码器的延迟时间和存储器的使能时间通常小于存储器的典型存取时间。这意味着解码器引入的有效系统延迟可以忽略不计。
HC139器件在单个封装中包括两个单独的2线到4线解码器。有源低使能(G\)输入可用作多路分解应用程序中的数据线。这些解码器/解复用器具有完全缓冲的输入,每个输入仅代表其驱动电路的一个归一化负载。
功能
专门针对高速存储器解码器和数据传输系统
2 V至6 V的宽工作电压范围
输出最多可驱动10个LSTL负载
低功耗,最大ICC为80µA
典型tpd=10 ns
5V时的±4mA输出驱动
最大1µA的低输入电流
合并两个启用输入以简化级联和/或数据接收